Система уровня Дизайн Выдержка

Сходимости по 1 базовой модели для разработки языка рассматривается как ключевой фактор

Research Triangle Park, NC, И WILLSONVILLE, ORE .-- AS EDA и полупроводниковых интеллектуальной собственности (ИС) компании идут об их бизнесе, компании были вынуждены осознать огромную подземную речку проектирования инженерной разведки: на уровне системы проектирования (SLD ). Конструктора в последние годы показывает, бассейны, реках и озерах этой поисково-предложений для разработки на С, успех инструкций набор тренажеров для аппаратного и программного обеспечения codesign, но пока река не может быть отображен.

Электронные новости разговаривал с одним из следователей ветеран этого направления: Брайан Бейли, главный технолог Управления по вопросам развития системы контроля в корпорации Mentor Graphics, Wilsonville, штат Орегон, чтобы узнать больше о SLD и проблемы технологии представлены как EDA и IP рынках. Бейли также председатель комитета ускорите архитектурного языка глядя в C-Языки, основанные на.

Электронные новости: В поисках, как дизайн сообщества, EDA продавцов и их клиенты решают SLD, то можно обнаружить множество карманов идей, а не много консенсуса. Каждая компания имеет свою собственную принять. Вы находя общий там?

Брайан Бейли "Это действительно по всей карте. SLD-прежнему области, где каждый пытается определить, что такое космос, и никто не знает наверняка еще.

"Но, я думаю, есть что-то значительное здесь. Впервые в истории EDA, я думаю, EDA компании действительно двигается глава требования своих клиентов. Компаний производят инструменты и позволяя клиентам выйти и попробовать их, а затем эти клиентов вернуться и рассказать им, что они хотят, и они не хотят в такой инструмент ...

"Одна из вещей, я вижу, происходит в момент, что ... проверки частью процесса проектирования системы является самым принятие и применение. Терпеть не могу сказать, что это проще, но это то, что могут быть разработаны с опережением синтеза. Вот что бесшовные (coverification программного обеспечения наставника) делает, а в Cadence Design Systems, Inc 'S линии Сьерто VCC, это проверка части, что в виде наибольшего успеха.

"Но всегда есть опасность, сосредоточившись на проверке аспекты, что вы получите Языки принимается, которые в основном дружественные проверки. Мы уже видели, что это создает проблемы на дороге, если вы хотите делать обобщения и автоматизации проектирования потока . Verilog и VHDL являются, в обоих случаях проверки Языки, а не дизайн Языки.

EN: Ты на архитектурный комитет язык ускорителя (объединенной органом по стандартизации открытого Verilog и VHDL Международный International), работая с этим подкомитет рассматривает различные группы C / C-обоснованные предложения, дизайн. Если цель есть использует этот общий язык, C, для аппаратного и программного обеспечения, где взаимодействие между ускорителя и его коллегами в мире программного обеспечения, программного обеспечения стандартов? Есть ли какие?

BB: "Ну, бойкий ответ нет интерфейса для разработчиков программного обеспечения, использующие С, потому что на самом деле ничего общего между тем, как каждая из сторон использует C. Да, СНГ, используемых в настоящее время обе стороны, но одна из великих заблуждений из есть то, что теперь аппаратные и программные инженеры используют тот же язык. Это не будет работать так. так, что можно было бы написать кусок кода для некоторых то, что идет карта на программное обеспечение совершенно иная, чем способ, которым Вы бы написать кусок кода, за то, что будут реализованы в программном обеспечении.

"Я лично считаю, что это будет много-много лет назад, представляет собой синтез инструмент достаточно умен, чтобы перевод от одного стиля написания и другой, один, который достаточно умен, чтобы знать разницу между тем, где код будет, или же быть нанесены на карты.

"Причиной этого является то, что когда вы пишете на программное обеспечение, вы берете на себя последовательную модель исполнения, если только она написана на нескольких процессорах. Одна линия выполнена после последней. Аппаратно Вы принимаете на себя все будет параллельно. Вы создаете , что для снижения мощности или области расходов на решение тем, найти общий язык программного обеспечения и аппаратных средств только что был чрезвычайно трудно.

"Я также председатель Виртуальный Socket интерфейс Интерфейс альянсом, основанным комитета дизайна. Это часть их проектной группы на уровне системы. Это разговор мы имели много-много раз. Мы всегда придут к соглашению, что в основном инженеров оборудования, у нас нет понимания механизмов разработки программного обеспечения, которые потребуются (разработать некоторые общие отправной точкой). Даже тогда, когда мы пытались привлечь производителей программного обеспечения, чтобы сотрудничать с нами, они очень неохотно сделать это ...

"Возможно, вы слышали от объекта моделирования группы или OMG. Там очень много работы происходит вокруг UML, например. Мы начинаем видеть некоторые перекрываются. Это одна из причин, Mentor Graphics сделал Microtec (в реальном масштабе время операционная система) приобретения.

"Разработка программного обеспечения для электронных систем является очень разные культуры, они имеют весьма различные способы ведения дел. Мы всего лишь начало пути, чтобы найти, что обе группы могут общаться. Становится быть клише сейчас. Когда мы впервые начали выходить и рассказывать людям о бесшовные, мы будем настаивать на компании, мы поговорили с с аппаратных и программных инженеров есть для нашей встречи. Во многих из этих встреч, аппаратного и программного обеспечения парни (из той же потенциальный клиент) буквально провела первую времени и обмен визитными карточками.

"Существует еще большая пропасть. Мы находим нет единого босса, пока, возможно, уровня вице-президента. И мы не видим, что может быстро измениться."

EN: Итак, на данный момент, единственное, что комитет ускорить вы на можете сделать, это держать EDA продавцов из расщепления над тем, как C могут быть использованы аппаратные дизайнеров.

BB: "Ну да, архитектурный язык комитет пытается собрать и определить семантических моделей лежащих в основе этих различных высших Языки уровне. И очень важная вещь, исходит из этого. Мы теперь знаем, что здесь никогда не будет единого архитектурного- уровня языковой структуры. Там будет отличаться Языки и различных моделей вычислений, ориентированных на различные виды приложений.

"О C ALC рабочей группы, что я дальше, мы решили определить единый seinantic образцом для всех Языки там, на момент, который уходит корнями во избежание проблемы, которую мы попали с, с Verilog и VHDL. 2 (уровень регистровых передач) RTL Языки на самом деле имеют совершенно разные основных семантических моделей. Вы не можете перевести их без какой-либо потери информации. Это означает, что каждый инструмент, там должен знать о эксплуатационные характеристики (разные) основной семантической модели.

"Мы стараемся, чтобы получить один семантической модели основных Cyn Apps, SystemC, SpecC и т.д. Каждая из них может иметь совершенно разный синтаксис, но пока это то же семантической модели, можно гарантировать, все они могут собирать в единую базу данных. Мы живете в заключительной стадии определения семантической модели для более низкого уровня, RTL. Это должно быть за полный обзор членов в начале 2001 года ".

Будущее данные плоскости в сетевое оборудование

Конгломерат подает в суд на sonicblue ReplayTV: Это как MP3 снова и снова, говорит аналитик

Данными в компании Axcelis консолидирует производство, персонал

МКС документов представляет новый газогенераторы астрономии

Trikon технологий осей рабочих мест, должностей снижение прибыли

Corning производит ультра-высокой передачи ArF материала линзы

Soitec земель большой заказ AMD. КНИ рынок на подъеме французского производителя пластин специальности

LTX рулоны из смешанного сигнала Термоядерный тестер

Кто продал что кому

Проектная деятельность достигает: Дистрибьюторы подготовиться к подъему в дизайн победы

Maxim / Dallas краны Avnet в WBC

Viacore вводится плата за использование