Более высокого уровня Языки, или более Оборудование для SLD?

Дизайн проверки быстро превратился в один из самых важных шагов в этом процессе система-дизайн. Последние исследования показывают, что в настоящее время более 70 процентов цикла проектирования в настоящее время на проверку. Два этажа имеют схватил основное внимание в этом году: на уровне системы проектирования (SLD) и аппаратного контроля.

It's All об изменении

История SLD сместился акцент с битов и байтов в пакеты и протоколы. Число новых Языки SLD были предложены для повышения уровня абстракции и унифицировать системные архитекторы, метизы инженеров, разработчиков программного обеспечения и проверки инженерами с использованием общего языка.

Цель этого более высокого уровня абстракции, чтобы изучить дизайн пространства и сделать выбор в отношении осуществления оперативно, с тем, что подробную можно было начать работу по возможным альтернативам. Эти варианты могут включать архитектуры процессора и уровень успеваемости, характеристики подсистемы памяти, набор периферийных устройств, специальные функции аппаратного ускорения и автобус структур.

Для программного обеспечения, разработка таких вопросов, как в режиме реального времени операционная система планирования и архитектуры должен быть решен. Обобщенных потоков SLD является захват проектным требованиям, разработать алгоритмы и потока данных на поведенческом уровне, раздел поведения в аппаратное и программное обеспечение, сделать выбор в отношении целевой платформы, оценить, насколько хорошо предложенное решение отвечает требованиям, и повторять, пока Решение соответствует установленным требованиям. После того как требования, разработка программного обеспечения и уровень регистровых передач (RTL) дизайна может начаться.

Многие инструменты были введены, чтобы выгоды от разработки системы реальности. Ранние последователи этой методики уже поняли многие ее преимущества. Но каковы важнейшие вопросы инженеры должны смотреть при оценке, с чего начать с этой новой методологии? Существуют ли дополнительные меры, которые можно сделать, чтобы оптимизировать дизайн потока при сведении к минимуму риск?

Основной вопрос для многих дизайнеров оборудование языка. Хотя Verilog и VHDL знания всегда будут необходимы инженеры, которые могут понять C и другие Языки дизайн системы, такие как спецификации и описания языка UML и унифицированного языка моделирования будут необходимы. Для оформления на системном уровне, чтобы быть успешным, многие инженеры должны добавить эти навыки. Компании, которые предоставляют библиотеки классов C и макросов, чтобы сделать C так похож HDL, как можно ясно подтверждают это. В дополнение к изменению Языки, работающих на уровне системы, вводит новый набор концепций, ключевых понятий и сокращений - интерфейс синтеза, каналы связи, модели вычислений, семантический домен и аппаратно-программных перегородки, назовем лишь некоторые из них.

Следующим крупным препятствием на пути SLD строит полную среду разработки со всеми интеграции и взаимодействия. Сравните нынешний уровень взаимодействия SLD для Verilog PLI, стандарт в области окружающей среды моделирования RTL. Беглый взгляд на окружающую среду проверки использоваться в любом проекте ASIC становится ясно, что гораздо больше, чем язык и симулятор не требуется. Инженеры собрали множество сторонних разработчиков, модели и сценарии для связать воедино все необходимое, чтобы получить работу.

После надежную среду для моделирования достигается, синтез путь к оборудованию будет последним препятствием на пути истинного сверху вниз, дизайн на системном уровне. Преобразование этот процесс с переводчиком решение, основанное на истинной поведенческих синтеза будет завершить поток SLD.

Даже при нынешней комплекс проблем, SLD открывает большие перспективы в преобразовании процесса RTL дизайн 1990-х годов в единый поток, который начинается на поведенческом уровне и спецификации, и которая постоянно проверки до осуществления уровне.

Производительность короля

Более быстрого решения для проверки адреса сегодняшних проблем является использование аппаратных прорваться через узкие места проверки проектов. Аппаратное решение предоставляет дополнительные выгоды лишь незначительные изменения в существующие потоки проектирования и стала очень практичный временная для многих проектов.

В аппаратной проверки фразу "производительность царь" никогда не была более точной. С помощью программного обеспечения моделирования свой энтузиазм, новые решения для моделирования ускорения, аппаратного моделирования и прототипирования ASIC были направлены на все большее число проектов.

Хотя моделирования ускорителей существование уже в течение многих лет, новые методы, которые предлагают улучшить производительность и отладки на уровне RTL с полной видимости дизайн привлекательным для тех инженеров, которые работают в удобное Verilog, и вы хотите больше скорости. Запуск в 1000 раз быстрее, не меняя Языки или потери моделирования подробно имеют большую ценность.

После десятилетия HDL моделирования и дорогих аппаратных эмуляторов, инженеры возвращаются к прототипов, как одного из ключевых элементов ASIC и системы контроля. Это изменение был вызван событиями на арене FPGA. Оба Xilinx Инк и Альтера Корпорация теперь предлагают устройства с более чем 1 млн ворот. Новые инструменты RTL перегородки работы по дизайну на источник RTL-уровня и может оптимизировать дизайн через набор FPGAs производительности, области и I / O Interconnect. Сложите все это и ответ на него путь к построению пользовательских эмулятор на долю от стоимости коммерческих прототипов и эмуляции систем. Эти прототипы могут обеспечить большую пользу для тестирования программного обеспечения, рано демонстрации и тестирования системы маркетинга. Инженеры по программному обеспечению любви для работы на реальном оборудовании и не может стоять низкая скорость моделирования. Конечная проверка дизайн всегда был для запуска программного обеспечения системы.

Моделирование ошибки изобилуют

Одна из замечательных вещей о Verilog и VHDL моделирования окружающей среды является ее способность собрать ряд инструментов и моделей, чтобы получить работу. Типичная конструкция может использовать модель C для асинхронного генератора режим пакетной передачи / проверки, кремний-ориентированная модель микропроцессора PowerPC последних и RTL модель приобрела основной IP - все это проводится совместно с испытательный стенд написано в проверки языка.

Конечно, как все это на месте, моделирование идет слишком медленно, но по крайней мере все это работает вместе. Моделирование всегда была и всегда будет одним из важнейших вопросов в области дизайна проверке как ASICs и конструкций высокопроизводительных борту. Моделирование решений, которые обеспечивают быстрый и точный моделей, совместимых с новым поколением инструментов системы моделирования должны для того, чтобы SLD получить широкое признание.

Для многих устройств, лучшее решение для моделирования вопросов является тот, который использует аппаратные средства для контроля фактической кремния. Модель производительности будет становиться все более и более важно, что каждый моделирование производится на более высокие скорости и более высокий уровень абстракции. Аппаратные решения на основе моделирования способна удовлетворить эти потребности.

Что должно быть сделано?

С учетом всех этих инструментов и методологий, что еще остается делать? В ближайшее время инженеры должны сделать все возможное, чтобы получить проекты в дверь. Это означает любой продукт, который может решить проверки заторов и обеспечить улучшение контроля при наименьших возможных изменений в методологии добьется хороших успехов. Продукты, которые позволяют инженерам комфортно работать в нынешних условиях дизайн без принуждения масштабные изменения в методологии проектирования являются желательными.

Новые SLD методологии и аппаратной поддержкой проверки не являются взаимоисключающими, но в настоящее время аппаратного проверки продуктов имеют наилучшие возможности для достижения этих целей и расширить полезность методологии RTL дизайн 1990-х годов в начале 2lst века. Этот вопрос имеет огромное преимущество с SLD методологии и языковые проблемы займет некоторое время совпадают.

Это сближение необходимо до совместимости вопросы могут быть решены - необходимый шаг для того, чтобы дать SLD широкого рынка апелляции. Обратная совместимость и повторное использование наследия будет иметь важное значение соображений.

Те компании, которые можно строить постепенно, начиная с проверки проектирования и моделирования, имеют лучшие шансы на успех в SLD. Сейчас инженеры должны быть в курсе новых событий SLD языке стандартов и держать закрыть глаза на совместимость и вопросы интеграции, особенно в решении вопросов моделирования. Самое главное, однако, и впредь делать все возможное, чтобы получить работу.

Джейсон Эндрюс является вице-президентом по маркетингу Simpod Инк в Санта-Клара, Калифорния