Слашинг времени на рынок В-Часть 1

НОВЫЕ ТЕХНОЛОГИИ системы контроля УРОВНЯ позволяет одновременную проверку PCB, пред-кремния дизайна и программного обеспечения. Это приводит к резкому сокращению времени выхода на рынок, а также повышения качества продукции. Традиционный подход ждать IC прототипов были изготовлены, которые, как правило, два-три месяца процесса, до начала процесса на уровне системы проверки КСП, а также программного обеспечения. Этот новый подход включает отображение кремния дизайн на перепрограммируемые схемы, а затем подключить его в PCB, а затем использовать реальные стимулы для отладки предварительно кремния дизайна, печатной платы и программного обеспечения одновременно. Кроме того, что делает его можно начать на уровне системы проверки гораздо раньше, отладки как правило, может идти гораздо быстрее, чем с реальными кремния, поскольку этот процесс в схеме (эмуляция) обеспечивает комплексной отладки логики окружающей среды для выявления дефектов проектирования. Еще одним ключевым последние новшеством является включение поведенческих эмуляторы, которые включают встроенный RISC пр. ocessors, которые могут выполнять свод правил поведения, такие как интеллектуальная собственность (ИС), блоков памяти, модели, testbenches, учебных набор тренажеров и т.д., чтобы обеспечить серьезные пробелы в во время выполнения скоростью среды проверки ..

Проблемы системного уровня проектирования включают расширение сложность разработки, проверки микросхем с большей, чем когда-либо количество ворот, более сложное программное обеспечение, а также необходимость для всей системы совместной работы безошибочной все время в конечном продукте . Например, глубокий процесс субмикронных технологий означает больше, ворота на чипе, и включает в себя системы-на-чипов (на кристалле), с частым использованием IP из разных источников, а также памяти и программного обеспечения. Сокращение времени выхода на рынок, ожидания клиентов высокого качества продукции и расходов давление высоко конкурентном рынке увеличение сегодняшней эту проблему. Продукт циклы не были короче и рыночной окно возможности постоянно сокращаются. И, конечно, все это логика совместной работы в контексте окончательного всей системы, без ошибок, все время. Необходимости, чтобы это право впервые мест все большее бремя на процесс проектирования проверки. Сегодня, когда новый дизайн идет на фабрики, дизайнеры должны быть уверены в том, что все ошибки были обнаружены и фиксированной, и что чип будет работать в итоговой комплексной системы, для достижения желаемых функциональности, производительности и прибыли.

Поскольку эти тенденции ускорения, они уделяют все больше и больше требований к производительности традиционные системы контроля уровня методов. Один из таких подходов начинается с использованием программного обеспечения для моделирования функциональных проверки логики в модуль и чип-уровне. Но появление методологии SOC с микропроцессорами и других конструкций свыше миллиона ворота толкает время, необходимое для выполнения событийного моделирования из до нескольких недель или даже месяцев, даже для nonexhaustive тестирования. Другой недостаток присущие моделирования является то, что она не модель взаимодействия между чипом и других системных компонентов и программного обеспечения. Цикл основе моделирования является следующим логическим шагом на пути удовлетворения потребностей в проверке сложных проектов. Хотя такой подход имеет то преимущество, увеличения скорости проверки, цикл основе алгоритмов наложить ограничения, которые конструкция исключает их использование для многих более совершенных конструкций сегодня.

Независимо от того, какой метод используется для проверки предварительно кремния дизайн, критических последнем этапе цикла проектирования является проверка конечного уровня передачи зарегистрироваться или ворот уровня дизайн на системном уровне. Чтобы достичь этого, чип дизайн должен быть подключен к ПХД и подвергаются реальных стимулов. До недавнего времени реальный кремния почти всегда используется для проверки на системном уровне. Этот подход имеет существенное преимущество, обеспечивая в реальном времени производительность.

Технология эмуляции в схеме рассматриваются многие из этих вопросов, позволяя разработчикам быстро создавать аппаратные модели микросхем при использовании патентованного ПО эмуляции, что карты на дизайн перепрограммируемые схемы. Этот подход обеспечивает значительное улучшение скорости по сравнению с традиционными моделирования программного обеспечения. Эмуляция скоростью, как правило, на порядок часто тысяч до миллиона раз быстрее, чем событийного моделирования, что позволяет проверить функциональность конструкций до 20 млн ворота на ночь.

Есть два основных архитектур соревнования. Первый на базе процессоров эмуляции система, которая использует скомпилированный код подход, при котором дизайн преобразуется и выполнены на массовые массив булевых одновременных процессоров. По отношению к основе ПЛИС эмуляторы, которые другие архитектуры соревнования, на базе процессора эмуляторы как правило, очень быстро построить модель или скомпилировать время - порядка нескольких минут до нескольких часов. Из-за этого, они идеально подходят для использования на ранних этапах процесса проверки дизайна при разработке изменений часто, даже ежедневно. Так как на базе процессоров эмуляторы, как правило, основаны на весьма параллельных, парадигма алгоритм цикла моделирования, они наследуют недостатки цикла - основанный моделирования таких, как ликвидация петли обратной логики в исходном пользователей дизайн и проблемы с асинхронным область взаимодействия. Таким образом, на базе процессора эмуляторов (и велосипедные тренажеры) идеально подходят для синхронных, одно-часы конструкции.

Других основных архитектура системы эмуляции в схеме повторяет операцию комплексного IC путем разделения цепей на блоки и составление блоков на сотни FPGAs, которые связаны вместе, чтобы эмулировать его работу. FPFA основе эмуляторов как правило, имеют относительно продолжительный модели строить или компиляции, поскольку они должны разделить дизайн в отдельных FPGAs в дополнение к работает места и маршрута программное обеспечение для каждого FPGA в эмуляции системы. С другой стороны, на основе ПЛИС системы обычно предусматривают в цепи увеличивается скорость порядка 5 раз выше, чем система на основе процессора. Одним из ключевых преимуществ на основе ПЛИС эмуляторов является то, что они предлагают истинного объединения ворот, чтобы они могли обеспечить относительную точность событий, определив сроки ответа на цепи между тактов, что делает их хорошо подходит для асинхронных конструкций.

Рэй Тернер, менеджер линейки продуктов, предназначенных для эмуляции в Сан-Хосе основе Quicktum, Cadence компании. Это часть 1 серии из двух частей.