Маршрут: Следующая большая проблема в физической дизайн

ПРАВО о времени страна подсчета и пересчета голосов на президентских выборах, другой подсчет и пересчет происходит: количество лента-аутов с использованием новых средств физического синтеза. Внимание к этому событию вполне понятно. В конце концов, это было лет EDA компании начали работать над проблемой сроков закрытия. В самом деле, путем предоставления прямого пути из язык регистровых передач (RTL) размещены на ворота, эти новые инструменты представляют собой революционные изменения в конструкции IC.

К сожалению, не могу не заметить, что новые инструменты, большинство из которых одновременно осуществлять синтез и расстановки кадров, есть лишь устранить антропогенные проблемы: провод нагрузки модели. Известно, что провода нагрузки модели, используемые традиционные методы синтеза является основной причиной для итераций между логической и физической конструкции. Объединение синтеза и размещения представляет лучшее предсказание интерконнекта задержки и, следовательно, быстрее путь к времени закрытия. Тем не менее, это неизбежно, что процессы сокращения глубже, чипы становятся все больше и тактовые частоты являются восхождение ближе к ГГц диапазона. Будут задержки соединения составляет размещения этапе будут адекватными?

Потому что это слишком высокими для выполнения фактической маршрутизации во время размещения, размещение принять упрощенные алгоритмы проводки моделей для прогнозирования длина сети и топологии. Если все сети маршрутизируются, то я невозможно определить длину слоя и КР (сопротивление и емкость) от сети, не говоря уже о связи между емкости сети. В ниже 0,18 мкм, неточности обеспечения соединения РД, особенно связи емкости, может легко привести к срокам и проблемы шума. Кроме того, полная и последовательная ограничения не передается от размещения для маршрутизации. Как получить больше фишек, проблема еще хуже. Для конструкции с 1 млн сети, даже если размещение решения, ориентированные удалось исправить 99 процентов проблем, оставшихся 1 процента листьев 10000 сетей - сложная задача.

Какие проблемы в маршрутизации? Во-первых, место и маршрут сегодняшней системы были разработаны с главной целью получить чип разгромлена. Маршрутизаторы стремиться избежать заторов, с тем чтобы направить все сети. Даже сроки по инициативе маршрутизации, дизайнеры часто найти много критических сетки свернуть, толкнул или включаться вверх и вниз между слоями. Единственное решение, которое может обеспечить окончательное закрытие через Con тока маршрутизации, RC извлечения, анализа и оптимизации. Кстати, из-за огромного объема данных, RC, RC добычи многих инструментов выполнения RC сокращения, иногда до 90 процентов, с тем чтобы сохранить время на извлечение и анализ терпимым.

Как ASIC конструкции двигаться в систему-на-чипе (SOC) эпохи, множество стилей будет существовать микросхем. Тем не менее, маршрутизаторы сегодняшнего оптимизированы для конкретных стилей. Сетка основе маршрутизаторов, предназначенные для стандартных ячейках основанные конструкций. Обеспечивая хорошую скорость и емкость, им не хватает гибкости для автономных маршрутизации, переменной и неоднородной ширины провода и расстояния, которые чрезвычайно важны для времени и шума оптимизации. Новый класс маршрутизаторов необходимо, чтобы разработчики могут использовать один маршрутизатор для полного чип и на всех уровнях разработки. Кроме того, даже самый быстрый на сегодняшний день маршрутизаторы обычно принимают на ночь для маршрутизации полный чип. С множественные изменения дизайна, маршрутизация занимает огромную часть цикла проектирования. Чтобы закрыть разрыв в производительности труда, эта отрасль остро нуждается в быстрых маршрутизаторов с возможностью масштабирования.

Джо Г. Xi является вице-президентом по маркетингу Платона Дизайн Systems, Inc, Сан-Хосе.