ARC Дебюты Инструкция-Set Архитектура для сердечников

Великобритания PROCESSOR DEVELOPER ARC ядер Elstree, Англии, объявила набор инструкций архитектуры (ISA), что позволяет проектировщикам претензий смешать 16-битных и 32-разрядные инструкции на 32-разрядных настраиваемый пользователем процессора. Сообщение приходит от электроники Еженедельно, сестра публикации в электронных News.

Основные черты ARCompact ISA включать 32-разрядных команд, предназначенных для улучшения плотность кода, набор 16-битных инструкций для наиболее часто используемых операций и произвольной формы смешивания 16-битных и 32-разрядные инструкции без переключателя режимов. "Новый набор инструкций расширяет количество пользовательских инструкций расширение, которое клиенты могут добавить к процессору базовой случае набор инструкций арктангенс", сказал Фил Барнард, продукт менеджер, ответственный за ARCompact.

"Существующая архитектура процессоров уже позволяет пользователям добавить столько, сколько 69 новых инструкций для ускорения критических процедур и алгоритмов," говорит Барнард. "С новым ISA, клиенты могут добавить столько, сколько 256 новых указаний". По Барнард, с 32-битной архитектуры становится все более широко используются во встроенных системных дизайнов, плотность кода может иметь прямое влияние на стоимость системы. "Как правило, до 90 процентов кремния области системы-на-чипе поглощается памяти", говорит Барнард.