Быстрее I / Os Спер Analog Дизайн

NurLogic находит благодатную почву для смешанного сигнала ИС; Cadence Design видит AMS язык пикап

Research Triangle Park, NC - борьба за власть между десятками новых высокоскоростных I / O протоколов, которые требуют много аналоговых артиллерийских дизайна.

Сколько? Достаточно, чтобы NurLogic Дизайн инк Сан-Диего переориентировал всей компании в течение прошлого года сосредоточить внимание на аналоговые элементы высокоскоростного ввода / вывода, стандартные ячейки полупроводниковых интеллектуальной собственности (ИС), а также новые подразделении, занимающемся на аутсорсинг работы по проектированию полностью.

"Мы всегда были тяжелые ориентированы на достижение стандартов ячейки библиотеки I / O технологий. И, как мы стояли, и по-другому наш опыт смешанных дизайн сигнала. Мы аналоговых специалистов в штате, и мы подошли любой из наших IP со смешанными сигнала в виду ", говорит Дарла Berkel, менеджер по маркетингу IP в NurLogic.

"Наша аналоговый сегмент был PLLs, библиотек, наша работа в CDR, часы области восстановления данных. Но в прошлом году, мы действительно переориентировал компанию для конкретного высокоскоростной аналоговый элемент.

"Мы берем это на один уровень вверх, положив гораздо больше внимания на высокоскоростных операций ввода / вывода, высокоскоростной шины и интерфейсы связи ядра," Berkel сказал. "Мы разрабатываем SerDes (сериализатор-преобразователь) для работы в XAUI, в рамках стандартных InfiniBand и в HyperTransport."

Бенни Малек, вице-президент по инжинирингу NurLogic, сказал восстановления синхронизации данных (CDR) представляет собой весьма сложный и деликатный аналоговых задачи.

"В 3.125GHz (Gigabit Ethernet, InfiniBand и быстрого ввода-вывода область), часы восстановления данных требует очень сложных PLL, и даже задержка автоподстройки частоты", сказал Малек. "Это постепенно задержки часы для сбора данных, которые доступны для вас. На этих скоростях, эти данные доступны только для 300 пикосекунд, и вам нужно захватить, что данные в этом окне.

"Это очень, очень сложные вопросы", сказал Малек. "Нужно поддерживать поток данных от 2 до 32-й (мощности) циклов ... Если вы потеряете синхронизацию, (система не работает по назначению). Часы восстановления данных является очень, очень важным элементом этих интерфейсов .

В EDA гигант Cadence Design Systems Инк Сан-Хосе, дизайн подходит для такой работы внимательно следят.

Генри Chang, архитектор SuperChip инициативе Cadence, говорит, что дизайн вызов приходит, поскольку инженерные потрясающий процесс сделал схем так намного быстрее.

"Вернуться на кремнии, (аналоговый компонентный) действительно очень похож (на что было раньше). Вы имеете такие же компоненты, дифференциальные сигналы, PLLs. И набор инструментов очень похожи. Процессе достижения являются на самом деле то, что они мобилизации, чтобы иметь возможность получить эти скорости.

"В аналоговых пространства, дизайна в мире аналоговых действительно не сильно изменилась", сказал Чжан. "Одна вещь, которую люди делают сейчас в большей мере поведенческих моделей. Раньше аналогового дизайна было сосредоточено больше на уровне транзисторов ... Теперь они могут начать в письменном виде поведенческой модели ни в Verilog-AMS и VHDL-AMS, поскольку эти Языки AMS может дать им ссылку на проверки на уровне протокола ".

Так, однажды эта драгоценная аналоговых ИС была создана, компании стараются сделать его более многоразового использования.

Сегодня, Ньюарк, штат Калифорния основе Prolific инкорпорейтед ", которая делает программное обеспечение, которое позволяет компаниям создавать стандартные ячейки библиотек, чтобы они могли включиться в синтезе / место

Богатства деятельности в высокоскоростных I / O был одним из основных факторов в решении Prolific поддержать смешанных сигнала стандартной ячейки создания, сказал Дэн Ненни, вице-президент по продажам и маркетингу в частной Prolific.

"(Мы) видели смешанного сигнала стандартной ячейки библиотек возрастет с 50 клеток более 250 клеток в очень короткий промежуток времени". Ненни сказал. Один из самых популярных смешанных ячеек стандартного сигнала для кольцами, которые изолировать аналоговых функций от шумной, быстрой цифровой логики рядом; это особенно актуально для высокопроизводительной системы ввода / вывода Такие структуры кольцо охраны Необходимо также построить в сопротивление на стороне аналогового к электростатическим разрядам, широко известный как ОУР.

Прогенеза Prolific в 2001 программное обеспечение позволяет создавать кратных степенных рельсы, чтобы изолировать шум между цифровой и аналоговой областей и обработки сложных правил проектирования, таких как произвольные формы транзистор, дополнительные слои дизайн для аналоговых интеграции и сложные связи / по укладке правил. Он также retargets библиотеки в соответствии с изменяющимися требованиями дизайна и правила проектирования в течение нескольких часов, Ненни сказал.

"Способность Prolific, чтобы сделать процесс разработки и оптимизации для полного смешанного библиотеке сигнала в течение нескольких часов имеет ключевое значение для развивающихся BiCMOS технологии процесса", сказал Энди Франклин, библиотека менеджер National Semiconductor Корпорация "Это дает возможность создать надежную конструкцию и легко поддерживать как правила компоновки уточнены в ходе разработки цикла ".

Программируемый поставщиков логике, в своей текущей ставки, чтобы выиграть больше сетей и системы связи клиентов, были готовиться к высокоскоростной I / O войны, и узнать о приверженности опыт аналог может принять.

"Получение IP готовы для наших клиентов сетей ... было требующие огромных R