FPGAs предложение одной десятой ворота ASICs

Дискуссии о соперничестве между ПЛИС и ASICs, циркулируют в течение 15 лет. Земли смещается значительно как в последние пять лет, как кремний быстро прорвали 0,5 микрон узла в глубоких субмикронных, принеся с собой инновационный процесс усовершенствований, таких как множественные транзисторы, встроенные DRAM/1T SRAM / FLASH, кремний-на-изоляторе, меди с низким уровнем А Интерметалл диэлектриков и так далее.

Несмотря на рекламные кампании утверждают, что окончательное решение этого вопроса находится в стороны, сообщество проектирование систем по-прежнему допроса, какая технология лучше подходит для его нужд. Вопрос: Будет ли будущее таможенных схем принадлежат реконфигурируемых PLDs или аппаратных ASICs?

Очень сильные стороны каждой из технологий также определяет свои недостатки. Например, готовый reconfigurability из SRAM ПЛИС осуществляется с помощью таблицы поиска, которая эмулирует любой функции до 3 или 4 входа (в зависимости от архитектуры.) Таблицы поиска используется SRAM клеток (16 процентов 4-LUT ввода ) для эмуляции данной функции. Тем не менее, гибкость, что это соревнование разрешений приходится на значительные жертвы и области кремния и производительности. Это частично объясняется чрезвычайной цена FPGA.

С другой стороны, очень эффективности передовых технологий ASIC - высокая плотность и скорость, низкое энергопотребление и стоимость - также может быть Ахиллес их пята. Эффективность обеспечить осуществление оптимизированы и тонко настроенный конструкций с высокой тактовой частотой, большим считается воротами и при интенсивном использовании полупроводниковых интеллектуальной собственности, который ведет прямо в проблемы длительных циклов разработки и крупные инвестиции, рабочую силу, необходимые для создания таких чипов.

FPGA производители утверждают, что в настоящее время поддержку проектов такого размера, как крупнейший ASICs. Метрик, используемых для оценки возможности устройства включают значения с настраиваемой конфигурацией, элементы, носить и каскад схемы, RAM блоков и часы схема поддержки. Эти значения, взвешенные по проценты, которые варьируются между поставщиками продуктов семей и даже устройств в пределах одной семьи. Конечным результатом является кол-системы ворот, FPGA поставщики утверждают, в два-три миллиона в 0,18 и 0,15 микрон устройств и достигнет 10 миллионов в 0,13 микрон.

Что делать клиентам верить? Для данного FPGA, опытных пользователей с обеими технологиями разделить цитирует мощности на любом из 4 до 10, в зависимости от опыта и применения. Отношение 7 до 8, как представляется, является наиболее распространенным. В свете этого крупнейшего 0,18 и 0,15 микрон FPGAs оптимистично предложение, возможно, 700000 до 800000 ворот, в то время как крупнейшие 0,18 микрон ASICs находятся 7 до 8 миллионов ворот (без учета всех nonlogic элементов, таких как память и аналогового / смешанная сигнал блоков.) старая поговорка о 10-в-1 ASIC к FPGA соотношение достижимого ворот рассчитывает таким образом, сохраняет свою актуальность.

Так почему же вся путаница? Она вытекает из артефактов в воротах подсчета метод, основанный на контрольных параметров с использованием конструкции ворота массива. клеток БМК все назначения. Два НП пары расположенных щедрые разрешения изменения в поли маршрутизации для осуществления различных ворот. Транзисторы все одинакового размера и привод силы. ASIC клеток, напротив, использовать оптимизированные правила размещения, поли размеры, транзистор диффузии и W / L соотношениях для осуществления клеток 20 процентов до 40 процентов эффективнее. Кроме того, комплекс клеток осуществляется плохо в ворота массивов из-за дизайна правило ограничения, введенные архитектуры. Из-за этого, FPGA мощности будут, как правило, завышена визави ASICs при использовании конструкции ворот массива для определения производительности.

Однако, более важным является расхождение оценок ворот, что исходит от воспоминания, FPGA рассчитывает ворот преобладают приравнивая четыре системы ворот одного бита памяти для блоков. В вентильные матрицы, она занимает 4 клетки одного бита информации для осуществления защелки, таких как память, поэтому расширение метода счета текущих архитектуры FPGA.

Тем не менее, методы подсчета ворота в мире ASIC являются гораздо более консервативны. ASIC дизайнеров отдельные элементы дизайна в логику, память и аналоговые, не пытаясь присвоить кол-системы ворот. Воздействие является значительным. Как правило, чтобы встроить 2 млн до 3 млн ворота, 1Mbyte к 5Mbytes из SRAM и 3:58 SIP блоков (CPU, DSP, интерфейс связи и протокол схем, преобразователей, PLLs) в 0,18-микронный ASICs. Часы часто 150МГц до 200 МГц для системы и 300 МГц-1GHz на уровне блоков. С 0,18-микронный производственный достижения 80000 до 110000 сырой ворота на квадратный миллиметр, много конструкций на самом деле слишком площадку ограниченных быть привлекательной для ведущих ASIC домов. Применяя систему ворот подсчета практике к этому, средняя 0,18 микрон ASIC будет эквивалентно примерно 15 миллионов ворота системы и крупнейших превысит 25 миллионов.

Неважно, насколько вы считаете это пространство ASIC просто не подходит даже для крупнейших FPGA. Тем не менее, размеры, готовый наличии и reprogrammability из FPGAs предлагаем ворота массива дизайнеров мощным альтернативным, если цена и плановые показатели будут выполнены.

Интересно, что некоторые перекрестного оплодотворения происходит. FPGA поставщики вложения жесткого ядра, чтобы помочь укрепить проблем с производительностью. Некоторые ASIC вендоры развивают реконфигурируемых ядер логики. Они упрощают внедрение систем управления различных, I / F и subprocessing схем, повысить гибкость и функциональность, снизить риски и время выхода на рынок, обеспечивая при этом защиту стоимости, мощности и скорости.

Будет технологий сходятся? Здравый смысл в том, что они встретятся в середине и сражаться. Но когда вы посмотрите на нее внимательно, то становится очевидным, что сходимость такого рода крайне маловероятно. Используя жесткий макросов неявное признание того, что путь к снижению стоимости, повышению производительности и интеграции уводит от чистого FPGA. Бой действительно пивоварения - но это будет между FPGA производителей в гонке по внедрению более ASIC-ориентированной бизнес-модели.

Пит Гасперини является менеджером по маркетингу в маркетинговых технологий группу изделий Корпорация LSI Logic, основе. в Милпитасе, Калифорния