Управление новым испытаний Сложность
УСТРОЙСТВО ДЛЯ изготовителей, новые возможности полупроводниковых предлагают резкое увеличение сложности устройства и плотности, с целью развития высоко интегрированную систему-на-чипе (SOC) продукции, расширенный воспоминания, смешанные части сигнала и многое другое.
Тем не менее, те же возможности также позволяют спирали испытание временем и испытания, когда расходы производители полагаются исключительно на традиционные подходы испытаний для этих следующего поколения устройств. Таким образом, компании могут оказаться в борьбу в необходимости новых решений тест, который поможет им затянуть продукта сроки и сократить время выхода на рынок передовых устройств.
Наиболее перспективным решением возникающих проблем испытания состоит в использовании нового поколения, дизайн-на-тест (ДПФ) методологии, которые придут проверки знаний на ранних этапах проектирования и добиться большего соответствия между возможностями и тест на чипе тестовых структур, таких как сканирование сети и встроенного самотестирования (BIST) логики. Благодаря использованию новых видов экономически эффективного автоматизированного тестового оборудования (ATE) аппаратное и программное обеспечение, новые возможности ДПФ помочь производителям закрыть контур между разработки и тестирования и удовлетворения их растущих потребностей сократить время выхода на рынок, повышения качества продукции и повышения эффективности использования капитала .
В свете прогнозов драматические темпы роста сложности дизайна и дизайнера производительности, последовательное 10 процентов АТС промышленности на 15 процентов ежегодного прироста в тесте производительности предоставляет увеличивающийся разрыв между разработки и тестирования возможностей. Для производителей устройств, стратегия, основанная исключительно на крупных и более дорогих АТС "тяжелого железа" отстает в решении увеличить сложность испытаний представил следующего поколения устройств.
Передовой устройств, сегодня широко интегрировать на кристалле ядра, что вчера были отдельные чипы сами. Добавьте к этому ядра клиента конкретные логики и смешанного содержания сигнал для физических интерфейсов, и в результате значительного нового уровня сложности. На уровне схемы отдельно, эта сложность диски целый ряд новых требований к испытаниям, в том числе смешанных аналоговых и цифровых испытания, более широкий и глубокий спектр измерений и тестирования стратегий для встраиваемых процессоров, памяти и интеллектуальной собственности (ИС) ядер. Кроме того, с переходом к технологиям нанометровой технологии на 130-нм и ниже, инженеры сталкиваются с целым рядом новых видов отказов, которые требуют более сложного дизайна инструментов анализа и тестирования стратегий.
В этих условиях традиционные изоляции разработки и тестирования является стратегией, которая обречена на провал, в качестве результатов, а тем более при любой попытке ускорить время выхода на рынок. Чтобы быть эффективной, новых стратегий необходимо придать проверки знаний в начале цикла проектирования. Наряду с более привычной схемы ДПФ структур, таких как сканирование, логика BIST, память BIST и основные испытания новых стратегий ДПФ матча каждого шага в разработке проекта с одновременной целей в области развития испытания. При таком подходе, инструмент основе этапов испытания зеркало инструмент основе шаги дизайн, обеспечивая дизайн с проверкой информации, необходимой для более обоснованные решения и в результате в свою очередь, за счет сокращения времени испытаний и затрат. Безусловно, эта информация должна исходить от тест-ориентированной точки зрения, что понимает, тест логистики, а также конкретные эффективности тестер и ограничения. Результатом является более эффективной стратегии тестирования, соответствующий требованиям испытаний к тестеру возможностей и общих целей тест-времени, в результате чего в таком случае общее улучшение качества устройства и время выхода на рынок.
В отличие от многолетнего попытки продвинуть ДПФ в конструкцию потоков, обновление современные методы ДПФ активно потянул в конструкцию потоков от ведущих производителей полупроводников. В текущих проектов многомиллионные-транзистора, старые обеспокоенность по поводу количества кремния недвижимости отведено ДПФ структур в значительной степени исчезла для всех, кроме наиболее экономически чувствительные части товара. (На самом деле, современные подходы ДПФ помочь облегчить площадку ограниченных пакет вопросов, - как правило, более насущные проблемы, чем ворота наличие в крупных проектов нм.)
При затягивании связей между разработки и тестирования, применение новых методов ДПФ может перевести на улучшение эффективности в столице приобретение оборудования и использования. Компании могут использовать недорогие ДПФ тест-систем с соответствующим программным обеспечением для обработки нескольких аспектов тестирования и требуют меньше вставки для завершения операции более испытания быстрее.
В сочетании с новым поколением недорогих DFT-тестеров известно и специализированного программного обеспечения, DFT методологии открывают значительные возможности для экономии средств и времени выхода на рынок улучшений.
Mike Кондрат, вице-президент по маркетингу Fluence технологии Инк, Бивертон, штат Орегон Павел Сакамото является вице-президент и генеральный менеджер подразделения продуктов памяти отделом грамоты системы корпорации в Fremont, Калифорния
