Определение SOC Дизайн: Untold истины

ВЗЯТЫХ системы-на-чипе (SOC) революции в том, что комплексные системы на одном чипе, могли бы состоять в том же образом, как дореволюционных дизайнеров воедино на уровне совета конструкций. Как и во многих видений в большом масштабе, реализация этого кремния нирвана имеет оказалось гораздо труднее достичь чем ожидалось.

По определению, это SOC чипа такой сложности, что команды или компании, ответственных за каждый раздел часто полностью отделены друг от друга, и только дизайн рассматриваться как единое целое с очень высоким уровнем иерархии. Это неотъемлемое сложности требует менталитет надежной и жесткой повторное использование уже существующих интеллектуальной собственности (IP). Для борту на уровне проектов, проектных команд были вынуждены конструкции вокруг каталог деталей. С другой стороны, на кристалле, привели к упадку дисциплины. SOC обещание больше гибкости в переводе менее структурированные процессе проектирования, в котором часть платформы получить изменен только потому, что это возможно сделать. Отлично хорошие сроки и бюджеты выйти из под контроля, как базовая конструкция постоянно получает оптимальной более свистки и колокольчики добавили.

Дизайнеры уже не реинжиниринг уже завершена цифровых блоков схемы. Как правило, крупные блоки конструкции используются "как есть" и только определить пользовательские области синтезируются или, еще лучше, реализованные в программном обеспечении. К настоящему времени было очень мало успеха в расширении этой сдержанности к аналоговым части конструкции, которые становятся непропорционально большими потребителями проектной графики и бюджеты.

Причины этих тенденций к росту настройки и меньшей дисциплиной, уходит корнями в проблемы глубже, чем просто дизайн дисциплина аналоговых дизайнеры или архитекторы систем. К сожалению, для дизайнеров SOC, аналоговые характеристики не добились существенного стандартизации протяжении многих лет. Например, входной сигнал в аналоговый блок по-прежнему представлены напряжения, тока, сопротивления, емкости и мощности либо одного состава или дифференциальный режим с ожидаемые нагрузки некоторых импеданса и пользовательский диапазон сигнала. Кроме этого Есть динамического диапазона (уровень шума и искажений) вопросы, проблемы и вмешательство запрещено состояние проблемы. Это контрастирует с стандартными CMOS ворота с двумя уровнями ввода и погрузки фактор (входная емкость).

Совет дизайнеров столкнулись с похожей проблемой аналоговых компонентов, поскольку они предназначены смешанных доски сигнала с использованием стандартных деталей. Разница в том, что совет дизайнера началась с существующих частей и технических паспортов знакомый с последней конструкции. В отличие от дизайнера SOC, как правило, работают в ближайшее современное состояние процесса очень мало уже существующих аналоговых ИС доступны. Это приводит к смертельным - по крайней мере в график и бюджет-чистых листов-менталитета документа.

Так, как аналоговых ИС разрыв с цифровым IP в революции SOC? Analog конструкции должны начать принимать более эффективно использовать виновником революции: очень плотный цифровых схем. Многие SOC аналог конструкции IP уже содержат большее количество цифровых схем, чтобы компенсировать последствия масштабирование аналогового производительности. Они включают в себя использование цифровой фильтрации для устранения или уменьшения сложности аналоговых фильтров, цифровых или гибридных восстановления тактовой петли для устранения или уменьшения числа PLLs и цифровой калибровки по сравнению с большими физическими и процесс зависимых элементов точности. Это оставляет первичных аналоговых компонентов, основные PLLs, шириной запрещенной зоны, водители, приемники, простые фильтры, АЦП и ЦАП. Аналоговых разделы должны быть ограничены возможности для 110 домена питания для обеспечения более быстрого портирования у своих коллег из более старую технологию - 0,35 мкм и 0,25 мкм. Это позволяет на кристалле, чтобы выйти на рынок быстрее. Будущие поколения смогут двигаться с низким уровнем напряжения ядра, чтобы сохранить власть и области.

Даже с таким подходом, Есть нет простых решений для проблем, связанных с аналогового разделов проектов ШОС. Analog IP будет по-прежнему отстают от цифрового IP в обозримом будущем и требуют дефицитных услуг, высококвалифицированных дизайнеров. В то же время, многие компании являются SOC, присоединившихся к IP услуги компаний выставке "дорожную карту" на предоставление широкого спектра аналоговых ИС в настоящее следующего поколения и процессов. Лучшие игроки, чтобы помочь SOC дизайнеров повторного аналоговых IP те же инженеры, которые разработали его и полны решимости ее двигаться вперед.

Эрик Naviasky является вице-президент и генеральный со-директор аналогового / смешанная сигнала IC подразделения в Сан-Хосе, основанные замечательное Л.П., дочерняя компания Cadence образцов Systems, Inc