Альтера, Synopsys в разработке пакта инструмент
Корпорация Альтера и Synopsys Инк на прошлой неделе подписали соглашение о создании ASIC-дизайна, как программное обеспечение для систем на программируемых-чип (SOPC) устройств. Частью программы является приведение. Библиотека, SDC (ограничения Synopsys дизайн) и SDF стандартных форматов PLD дизайн и контроля потоков, 2 компании сказал.
Соглашение важна потому, что существует жесткая конкуренция между Mentor Graphics Корпорация 'ы HDL дивизии, недавно общественного Synplicity Инк и Synopsys на поставку программируемых конструкторов логики с инструментами. В то же время, Altera и ее конкурентов - Xilinx, Actel решетке и, в частности - тратят, в среднем, половину своей R
Эрик Клидж, старший вице-президент по маркетингу в Сан-Хосе, основанные Альтера, сказал, что партнерство будет создать "более всеобъемлющей среды разработки добиться максимальной эффективности и производительности наших программируемых логических устройств".
Synplicity не может комментировать пресс-времени. В отличие от Synopsys и наставника, весь бизнес Synplicity является программируемый инструмент синтеза логики. Сделка между Synopsys и № 2 поставщик Альтера могут существенным образом повлиять бизнеса в Synpilcity вниз по дороге. Компания начала торгов на Nasdaq около года назад, в значительной степени от успеха она убедительно программируемой логики дизайнеров платить за свои средства. Synplicity был успешным, потому его инструменты по эффективности преимущество над инструментами, которые пришли с устройствами и комплексные решения от Synopsys и наставника. Synplicity также приняла физического синтеза Synopsys 'мантры для описания следующего поколения возможностей.
В самом деле, Synopsys считает, что это часть его физического бизнес синтеза.
"Мы видим, наши общие клиенты ориентации все более сложных приложений в Альтера] [устройства," сказал Sanjiv Кауль, старший вице-президент и ГМ физического синтеза бизнес-единицы в Mountain View, Калифорния основе Synopsys.
Используя. Библиотека и SDC форматов, PLD дизайнеры смогут контролировать процесс синтеза для достижения желаемого тактовой частоты и области в PLD, 2 компании сказал, в качестве примера. Использование формата SDC позволяет клиентам Альтера на использование тех же самых ограничений для PLD конструкций, которые используются с высокой плотностью ASIC синтеза. Теми же трудностями SDC затем применяются в месте и маршруте.
Основываясь на. Библиотека, SDC, SDF и стандартов позволит также использовать поток Synopsys PrimeTime статического анализа и сроков VCS Verilog симулятор с формальность официальные проверки, Scirocco VHDL симуляции и Леда проверки RTL правила проверки инструментов добавлены позже.
