Для ЯЭУ, время решает все - Comment - Технический

Некоторые из наиболее значительных усилий СЕГОДНЯ развития кремния, происходящих на передней сетевой процессор. Эти устройства, программируемые процессоров, оптимизированных для сетей и коммуникаций, органов предлагают аппаратные готовый альтернативы прокат своих ASICs для маршрутизаторов, коммутаторов и устройств доступа. Cahners Исследовательская компания In-Stat группы назвал это "горячий процессор рынке существует", с 2005 продаж прогнозируется на уровне 7,2 млрд. долл. США. (In-Stat принадлежит Cahners деловой информации, родительская компания электронных новостей.)

Эти типы устройств предлагают специальные задачи в области дизайна DSM, в частности, связанных с времени. Они являются сложными чипы с большим количеством часов областей и времени критически важных путей. Многие из этих сроков пути довольно долго с крайне жесткие ограничения. И, конечно, эти чипы, опираются на современное состояние технологических процессов при 180nm и ниже, что еще больше усугубляет трудности достижения быстрого закрытия времени.

Как дизайн размеры сокращаться и повышение частоты чипа, все больше и больше внимания уделяется соединения по инициативе сроков оптимизации дизайна. Мы достигли точки, когда время выхода на рынок является тяжелым бременем, как соединительные начинает доминировать в общей задержки и сигналов - ситуация, которая постепенно будет хуже, при переходе к очень глубокой производственно-субмикронных.

Изготовление технологии решения этих вопросов путем добавления меди и низким уровнем А dialectrics уменьшить сопротивление и емкость соединений, но эти изменения не устраняют проблему и даже ввести свой собственный набор осложнений для моделирования и анализа. Медь сопротивления, например, зависит от ширины соединения, а также использование низких А dialectric локализована, добавив сложности моделирования связи емкости.

Без надежной набор средств разработки и методики с учетом этих новых эффектов, проектировщики должны были полагаться на оценки формулы - что может быть очень неточным - или чрезмерное охраны диапазонов для достижения сроков закрытия. Грубые оценки нередко приводят к дорогостоящей повторной кремний-спинов и график скользит и охрана диапазонов может существенно снизить оперативные значение кремния с его влияние на размер, силу и скорость.

Лучшее решение для улучшения времени выхода на рынок является соединения по инициативе оптимизации подход к разработке, один при помощи точных соединений моделирования в автоматизированных потока инструмент. Соединения по инициативе поток предполагает, что важной частью оптимизации соединения ориентированных. При использовании менее консервативной модели wireload в процессах синтеза и пол-планирование, этот тип течения могут значительно сократить время разработки и чрезмерной зависимости от охранника-диапазонов.

Создание дизайна поток в 1, что составляет эффекты, связанные с DSM соединительные средства сборки набор лучших в своем классе средства от различных поставщиков. Ни одна компания EDA, на мой взгляд, предоставляет полный фронт-ту-бэк ответ на эти вызовы.

Наши результаты, используя соединения по инициативе оптимизации потоков, были выявление и дали положительные результаты. Использование этих методов привело к последовательной и значительное время на рынок сокращений. Он также представил 5 до 15 процентов сократить энергопотребление по сравнению с традиционной физической потоков дизайн и компенсации за сигнал целостности эффекты, такие как перекрестные помехи вызванные установки и провести нарушений и функциональной "глюк" ошибок. Наконец, это при условии точного прогноза и коррекции шума, сроков и качества сигнала.

Кремний технологического процесса ниже 180nm создает чипы с беспрецедентную производительность и низкое энергопотребление, но существующие методы и средства проектирования физической и инструменты трудности при доставке этот потенциал из-за сложного взаимодействия между логикой и соединения. Как дизайнеры борьбу, чтобы добиться сближения сроков, они неизменно сталкиваться график задержек. Дизайн потоков на основе соединения по инициативе решений оптимизации достижения власти и целостности сигнала целей, поставленных в архитектурных этапах проектирования, устраняя тем самым график задержек.

Джордж Serhan является директором VLSI Сан-Диего Applied Micro Circuits Корпорация 'ы коммутации и обработки группы сети.