Оценка памяти параметры тщательно выбирая следующего поколения сетевых карт - Comment

Хитрый АНАЛИЗ памяти альтернатив имеет важное значение для оптимального перегородки пакетной обработки функций следующего поколения сетевых карт линии. Безусловно, свыше 600Mbytes памяти и 5 миллионов ворота логики требуется, что в общей сложности должны потреблять меньше 150W и в то же классификации, маршрут и иным образом обрабатывать входящий пакет менее чем за 13 наносекунд в некоторых случаях. Дизайнеры должны вести переговоры, тонкие компромиссы между размер памяти, шины, задержка, постоянство, сила требует, стоимость и другие факторы при оценке которых и стоит ли использовать дискретные части или встроенной памяти, SRAM и DRAM, или ассоциативная память (CAM) .

Для многих дизайнеров, SRAM является рабочей лошадкой. Но объективный анализ исходя из тщательного анализа четырех областях: пакет память, память для заголовка, маршрутизация-поиск в таблице памяти и памяти программ. Для первого применения, дискретные DRAM работает лучше всего, потому что пакет буферов, как правило, большие - для 32Mbtes 500Mbytes - и должны обеспечить высокую пропускную способность, как увеличение скорости проволоки. В отличие от заголовка памяти обычно составляет около 4 Мбит в объеме и имеет низкую постоянство, поскольку она непосредственно связана с потоком пакетов. Памяти маршрутизации столом поиска обычно больше, чем 4 Мбит и должен разрешать очень быстрый доступ и время цикла, но значительно выше, постоянство. Это нередко осуществляются совместно с SRAM или SRAM основе CAM. И наконец, программа памяти для сетевых процессоров, конечно, имеет высокий постоянство.

Несмотря на скорость доступа SRAM самой ограниченной ширины слово доступной дискретной части затрудняет их использование в память заголовок и просмотра памяти нового поколения линейных карт, которые действительно требуют широкого интерфейсов шины высокой пропускной способности памяти для обеспечения достаточной пропускной способности. Кроме того, чего SRAM на чипе обходит детализации ограничения в упаковке воспоминания навязать и, конечно, устраняет озабоченность по поводу задержек и скрученные из автобуса следы, но SRAM клеток природа потребляют значительную власть и кремния территории. Четыре-шесть транзисторов форме стандартной ячейки SRAM, хотя в некоторых библиотеках ASIC, SRAM-подобных ядер основаны на одного транзистора клеток, которые могут быть использованы для создания памяти с очень быстрый доступ к стандартным сопоставимых SRAM. Тем не менее, они тоже являются большими по площади и пригодны только для строительства малых буферов.

DRAM клеток гораздо более компактным, чем SRAM клеток, поскольку, как процесса геометрии. С управлением схемы, DRAM обычно в четыре раза плотный, как SRAM, на самом деле, и гораздо более энергоэффективными. Таким образом, ASIC поставщиков, которые предлагают DRAM ядер можно сделать возможным широкое на чипе памяти с очень широким данных автобусов для доступа к сотням или даже тысячам бит за один раз. Тем не менее, прямой доступ к скорости DRAM против SRAM должны быть рассмотрены.

Теперь, когда DRAM ядер в некоторых библиотеках ASIC для консервативных производственных процессов позволяют 250MHz доступ в Интернет в режиме страницы и случайного доступа раз коротким 10 нс или лучше, встроенный DRAM становится серьезным конкурентом для памяти, заголовок и просмотра памяти, поскольку память автобусы гораздо шире чем те, которые возможно со встроенной SRAM могут быть построены. В такие сырые скорость доступа к встроенной, DRAM могут конкурировать с SRAM пропускной из-за своей пропускной преимущество.

Встроенные DRAM изготовлены на основе процессов, оптимизированных для логики строительства, как правило, сравнительно недорогой, но не плотно. С другой стороны, некоторые производители изготовить ASICs DRAM с использованием модифицированных процессов значительно улучшить плотность памяти. Для того, чтобы накопительного конденсатора ячейки DRAM иметь достаточную площадь, как масштабы процесса литографии, DRAM производители отказались плоских структур в пользу размещения конденсатора по сторонам узкой траншее, запечатленными в кремний или сложить конденсатор поверх других элементов клеток. Тренч-конденсатор клетки более компактной и менее чувствительны к мягкой ошибок, вызванных альфа-частиц. Учитывая сравнительную узел технологии, скажем, 0,18-микронного КМОП-процессов, тщательный анализ библиотек ASIC, которые предлагают DRAM будут рассмотрены компромиссы в производительности памяти, логики производительности, кремний территории и сопутствующих последствий упаковки, а также расходы на обработку.

Петр Ричмонд является директором по развитию бизнеса в системе LSI группы на Toshiba America Электронные компоненты, базирующаяся в Сан-Хосе.