EDA в связке с более Языки: стандарты процесс по-прежнему использоваться для целей конкурентоспособной - Разработка стратегий

Хотя большая часть жизни, сказать сложно, одно точно: Там всегда будет EDA язык войны, воевал в органах стандартизации и внутри групп и между ними инженерных компаний EDA программного обеспечения.

Неделю с сегодняшнего дня, на борту Accellera проведет голосование по системе Verilog 3,0, после годовой высокоинтенсивных проверки комиссией системы Verilog объединенной язык разработки аппаратных средств (HDL) стандартов группы. Усилия, один из самых передовых еще в ближайшие с языка на разведку на уровне системы, а также дизайн и контроля.

EDA компании большие и малые, рыбалка, чтобы использовать этот процесс, и уделяем много словах открытым исходным кодом и стандартов для достижения своих конкурентных преимуществ. Мощные интересов в EDA резервное другой язык или стандарты, как это отвечает их потребностям, или один набор потребностей своих клиентов.

Это означает, системных архитекторов в крупнейших компаний мира в области электроники должны понимать, около 12 конструирования и проверки Языки. Избыток Языки возникла по ряду причин. С одной стороны, каждый язык имеет свои уникальные цели и функции в некоторых отношениях, и многие из них либо подмножества или надмножеств другие.

Однако другие факторы играют дюйма коммерческого рынка интеллектуальной собственности созрела, а значит все больше и больше компаний упаковки и продажи блоков один или другой код и перемещая их в массы. Кроме того, проекты все чаще являются географически, так групп, использующих различные Языки являются смешения. Кроме того, в полупроводниковой промышленности неуправляемые многие из его R

На конференции автоматизации проектирования (КСР) в течение двух недель, Cadence Design Systems, Inc будут говорить много о своей поддержке SystemC и стандартных Accellera сахара в продуктах выходит этой осенью. Cadence 10 дней назад направил "открытое письмо" в отрасли вызовом для поддержки баз данных OpenAccess на основании его формат Бытия. Тем не менее, Cadence навлек на себя гнев Accellera, когда он совсем недавно пытались отложить голосование Система Verilog говоря, в сущности, нужно больше работать.

Это четко замечательное время перехода на EDA конструирования и проверки Языки. Промышленность борется, чтобы добраться до более высоком уровне абстракции в течение многих лет - возможно, так как дизайнеры переехал до уровня HDL абстракции около 10 лет назад. Как конструкций стали чудовищно большой и сложный, в силу того, сколько транзисторов производства R

Это означает, поле чистое Языки проверки оборудование, такое как OpenVera Synopsys и Verisity электронной и нового стандарта Accellera сахара, с Synopsys и Intel собирается своему, с их языка ForSpec.

И грязный эволюции языка подходов означало несколько урывками либо расширяют или заменить Verilog и VHDL. В середине 1990-х годов, Verilog был основным выбором языка в Северной Америке, и VHDL преобладал за рубежом. Глобализация изменила, резко, а более высокая активность излилась в Verilog преемников.

Phil Мурби, главный ученый совместно разработанное недавно сказал на высоком уровне толпы в Японии, что VHDL пользователей попадания в кирпичной стене в технике их конструкции и, возможно, придется выбрать другой путь. "Те, VHDL пользователей, которые бьют кирпичной стены VHDL ', может либо присоединиться к победившей Verilog/V2K/SystemVerilog/Superlog путь, или принять HDL-C, как библиотеки классов, из которых SystemC представляется очевидным выбором", сказал Мурби.

И, судя по все более сильное утверждение о Cadence SystemC, включая его сегодняшнее объявление, что ряд продуктов Cadence идут основаны вокруг него, европейская база на самом деле коалицию вокруг SystemC.

Но это не означает, что общая отрасли EDA следует ее примеру. Многие представители электронной почты Synopsys группы пользователей (ESNUG) опубликовали свою решительную неприязнь к SystemC и C / C дизайна в целом. Система голосования Verilog на следующей неделе будет означать одобрение большая часть Superlog сотрудничества конструкции.