Война возникает в FPGA дизайн: Cadence, Synopsys монтировать отдельные кампании, направленные на принятие на Mentor Graphics - Эксклюзив

№ 1 и № 2 EDA продавцов Cadence и Synopsys готовят огромное выдвигает на современный дизайн FPGA осенью этого года, и № 3 игрока Mentor Graphics обещает не дать дюйма в место, которое он ведет, с бить Cadence и Synopsys в этой игре несколько раз уже.

Cadence только что подписал сделку OEM - что в мире программного обеспечения средства Cadence позволит объединить и рынка программного обеспечения другой компании - с Translogic о Нидерландов за EASE графический инструмент для вступления HDL, Электронные новости узнал.

NC-Sim Cadence в HDL симулятор называется стержнем предстоящих стратегии FPGA, а также простота Translogic было бы отправной точкой для такого потока. крупнейшим потребителем Translogic является Ericsson, огромный пользователь Cadence средства всех видов.

Генеральный директор Ray Бингам подтвердил план и обещал сказать больше, в сентябре. В предисловии он рассказал о стратегии, как трехсторонняя играть власти Cadence, IBM Микроэлектроника и Xilinx, которая будет вписываются в планы всех трех компаний в соответствии Cisco Systems на всех дизайн и кремния очередь. IBM отбывает Cisco в ASIC разработки и производства с Cisco приобрела чистый оборотный аппаратных IBM подразделение в 1999 году. Прошлой осенью, Xilinx подписала $ 100-миллионную сделку с IBM для высокопроизводительных производства. Она также подписала пять лет совместный дело развития с Cadence, о которых не было более подробно - до сих пор.

Synopsys председатель и главный исполнительный директор Аарт де Гэс также подтвердил, будет основным начать осенью этого года, с указанием плана Synopsys похож на Cadence в свое внимание на тренажере HDL. Он также признал, Synopsys столкнулась с трудностями в выполнении своего видения покорения FPGA дизайн.

"В этой области мы еще не были столь успешными, в", сказал де Гэс ПЛИС линии компании Express. "Мы работаем над основными реконструкции этого, и мы получили новые технологии в трубопроводе, который будет специально подключать и к нашим существующим инструментов". Включено в том, что технология будет VCS компании симулятор, который только что начал Synopsys в версии 7,0.

командир +45 процентов акций Mentor Graphics "рынка FPGA инструментов объясняется в немалой степени его ModelSim продукт, который она приобрела несколько лет назад, когда он купил модели Технологии Инк Он взял ее технологии синтеза, когда он купил Exemplar логики около то же время. Наставник продолжает наращивать обороты, тем более что в сложенном виде все это в рамках разделения баннер наставник HDL.

Сделки,

Cadence по-видимому также получил проекты по синтезу кусок нового потока дизайн FPGA. Компания пытается купить FPGA синтеза Synplicity игрок, но его последние предложения были отклонены Кен Мак-Элвейн, основатель Synplicity и КТО.

Бингам сказал, что он не дает комментариев по поводу предложения. Между тем, Synplicity сказал, что не комментирует слухи.

Источник, знакомый с рынка FPGA сказал Мак-Элвейн борется приобретение, потому что он хочет, чтобы выполнить свое видение попадания большого времени за счет расширения в синтезе ASIC, как и большинство последних продуктов компании, были предназначены. Но Силиконовой долины изобилует инженерных основателей, которые боролись борту, а затем были свои технологии вырвала из рук, источник отметил. Хотя Мак-Элвейн может иметь права вето на это предложение, власть принадлежит Synplicity председатель и главный исполнительный директор Берни Аронсон, которые принесли компании IPO осенью прошлого года.

Фоном для всей этой деятельности является высокая потенциал роста для схем FPGA, как программируемая логика получает много, гораздо больше, и более способными - с спецификации, такие как 10 млн. долларов США ворот и нагрузок памяти и предварительного инженерного процессор и DSP ядер. В самом деле, Xilinx объявляет отгрузки его Virtex II Pro линии сегодня, и Альтера делает то же самое для своих устройств Stratix.

Эти виды НПЧ выделке гораздо больше за связь с дизайнерами, которые не могут сталкиваться $ 1 млн Расходы ASIC маски и не имеют конкретных коммуникационных протоколов для работы с.

Дорога из системы C

Одна из горячих историй возникающих на прошлой неделе с автоматизации проектирования конференции (КСР) в Новом Орлеане - не в последнюю очередь, потому что это критическая технология, которая была вызвана лишь 2,3 млн. долл. США на венчурное финансирование так что можно было купить за бесценок - был AccelChip. Чикаго области компания усовершенствовала программное обеспечение DSP взять образцы в их де-факто стандартом программирования Matlab языковой формат и создания эквивалентных HDL к карте в FPGA.

Это имеет более широкие последствия, чем просто пакет инструментов FPGA дизайн и AccelChip КТО Prith Banerjee объяснил, почему.

"Все DSP спецификации написаны в Matlab, и эти ребята совершенно не хотят, чтобы перейти от него. Они говорят нам они надоели Cadence и Synopsys в ближайшие рассказать о SystemC. Matlab легче, более интуитивно понятным и включает в себя 10 в 20 раз меньше кода ", сказал Банерджи. "Matlab и C, как и SystemC, будут сосуществовать, но мы твердо считаем, что это будет успешным."

AccelChip уже разработку совместных программ с меньшим QuickLogic дом FPGA и рассчитывает Motorola в качестве клиента.

Наибольшие положительные драйверов для AccelChip, однако, является убедительным аргументом, что академические инженерные искренне обнял Matlab, и инженерами, сегодня погряз в нем. Banerjee только что покинул электрические инженерного отдела Северо-западного университета, где контракта DARPA изначально пошла развивать этот инструмент. До этого он преподавал в университете штата Иллинойс в Champaign, альма-матер, вышедших на пенсию генеральный директор AMD Джерри Сандерс и других светил индустрии.

"Этот язык очень, очень популярны среди инженеров", сказал Банерджи. "Все студентов технического университета, а не только ЕЭС, в Северо-Западном, в университете штата Иллинойс, в Georgia Tech и других учебных заведений, должны принимать четыре семестра инженерного анализа (программирование для инженеров) - и все это Matlab.

Инженеры не учатся C больше, они не учатся Паскаль. Это Matlab. "Он сказал, что это архитекторы причине система не устраивает Synopsys COSSAP или Cadence SPW инструментов, ни их преемники CoCentric SystemC и Cierto_VCC.