Re-ASIC оценки вариантов - Comment

В течение последних двух десятилетий закон Мура была постоянной. Как по маслу число транзисторов, которые могут быть интегрированы на одном чипе удваивается каждые 18 месяцев. Сегодня в электронной промышленности столько веры в эту проверенные и истинный принцип, что большинство компаний планируют свои разработки продукта на нем.

Тем не менее, широко Мура Принимаем закон пропускает на один очень важный вопрос: Просто потому, что технологии могут быть разработаны не означает, что часть рынка может себе это позволить. Мур прогнозирует развитие технологий, а не коммерческий успех.

Chip производители уже сталкиваются с серьезными препятствиями на пути расходов. Как производителей полупроводников марш по пути технологии и перейти к 0,13-микронной процессов и ниже, маски и инструменты расходы работаете полностью из-под контроля. Уже чипов идет о маске расходы разорвать $ 1 млн порога на 0,10 мкм.

Что это означает для пользователя ASIC? Он никогда не был рентабельным производство ASICs в небольших количествах. Но до недавнего времени "маленький", как правило определяется как несколько тысяч, или, в крайнем случае, десятки тысяч единиц. Как инструмент усилится затраты, порог доступности будет прыгать с ним.

Исторически, дизайнеры стремятся интегрировать приложения определенных функций в свои продукты сделали выбор в пользу одного из трех решений: стандартные клетки, вентильные матрицы или FPGA. Стандартный клеток всегда, предложивший наиболее высокую производительность при минимальных единицу затрат. Но высокий оснастки и физических затрат дизайн и длинные циклы развития сделали их неуместными для многих приложений. На другом конце соотношение цена / производительность спектра, FPGA становятся все более популярными, поскольку они сочетают в себе очень гибкое решение, практически без инструментов расходы и короткий цикл проектирования. Но их высокой себестоимости и производительности ограничения ограничивают их использование в относительно низким уровнем приложений.

Ворота массивов традиционно занимали нейтральную позицию. Их конструкция цикла существенно короче, чем стандартный благодаря клеток с использованием регулярных массива и программного обеспечения автоматизированной раскладки. В то же время их себестоимость остается относительно низким. Но, как физические разница в расходах между стандартным дизайном клеток и вентильные матрицы был закрыт, а FPGA продавцы снизили стоимость своей продукции, проектировщики систем все чаще выбор в пользу решений на одном конце спектра ASIC или другой стороны.

Стремительно растущие маску расходы, связанные с переходом на 0,13-микронного процесса и ниже обещает существенно изменить уравнение ASIC. Как маску расходы марш к $ 1 млн, риск, связанный с инвестициями в стандартных ячейках проекта будет увеличиваться. В то же время высокая себестоимость FPGAs делает их непрактичными для введения очень глубоко субмикронной технологии в любой значительный объем.

Новый подход к воротам развития массив обещает значительно снизить дизайн и маски расходы на вентильные матрицы, даже при небольших геометрии на 0,13-микронного уровня и ниже, и в процессе сокращения цикла проектирования. Эта новая технология использует структурированные архитектуры.

После популярны, поскольку они предлагают более короткий цикл разработки и нижней физических затрат дизайн, чем стандартные ячейки альтернатив, вентильные матрицы были вытеснены в последние годы в текущих достижений в FPGA и стандартные ячейки конструкции. Со временем сокращение физического преимущества конструкции традиционных технологий массива ворот не удалось заманить дизайнеров от стандартной ячейки или программируемых вариантов. Но в ближайшие миграции очень глубоко субмикронных технологических процессов и чрезвычайно высокой маску расходы, связанные с ними обещает вдохнуть новую жизнь в этот рынок. Руководствуясь структурированной архитектуры массива, эта новая категория вентильные матрицы предлагает ASIC дизайнеров весьма привлекательным вариант, который сочетает в себе облегчение от эскалации расходов маску с быстрой заменой в простой в реализации формат.

Дуг Бейли вице-президент по маркетингу компании Chip Express.