Среднего ASICs: разрыв между ПЛИС и ASICs больше не забытый мир - полупроводниковые приборы - в поле программируемых вентильных матриц, специфичных для приложения ИС
Настраиваемые пользовательские и чип поставщики заинтересованы в получении новых видов потребителей. Они не дизайнеры объема ASICs, которые выходящих из стен миллионы и требуют огромных усилий дизайн и инвестиций. Они также не дизайнеры искали меньшее число очень высокопроизводительных ПЛИС и с бюджетом, платить за них.
В том, что середина рынка ASIC, где производительность и стоимость которых торгуются друг против друга. Она представляет собой ту часть пользовательского рынка, где все на бюджет - будь то мегагерц производительности, мегабит памяти или тысяч долларов. FPGA поставщики первого к заселению Лидеры рынка Xilinx и Альтера оба представил программируемых продуктов, предназначенных для снижения затрат на разработку для пользователей в последние 12 месяцев.
Затем настала очередь ворот массива компаний, которые подтвердили свои претензии на пространстве между ПЛИС и стандартных ASICs разговоров о новых продуктов, новых технологических процессов.
Не было бы задолго до того, поставщик объем ASIC сделал его шагом для этого среднего рынка, и она пришла с подробной информацией о RapidChip LSI Logic на заказ платформу, которая сочетает в себе стандартные ячейки ASIC и IP ядер с пользовательской настройкой логики и на чипе памяти.
Причина всего этого интереса в том, что был всего лишь несколько лет назад забыли рынка между ПЛИС и полномасштабный ASICs это новые императивы бережливость таможенных дизайнеров кремния. Хотя применение в высокоскоростных сетей, цифровых телевизионных приставках и 3G базовые станции требуют пользовательских чипов значительно более высокие уровни производительности, Есть не неограниченный бюджет развития для завершения дизайна любой ценой.
С конца ASIC рынка проблема действительно ударил с переходом к югу от технологий 0,25 микрон процесса. "Был резкий рост стоимости дизайн ASIC с переходом власти от 0,25 до 0,18 и 0,13-микронного технологий", сказал Ronnie Vasishta, вице-президент технического маркетинга в LSI Logic. "Средняя стоимость маски комплект для 0,13-микронного ASIC составляет около $ 700000.
"Сложность дизайна становится барьером для некоторых людей на рынке ASIC," добавил он.
LSI Logic подход с его RapidChip платформы является сочетание дизайна стандартные ячейки ASIC с обязательствами логики и памяти массивов в пользовательских встроенной платформы, компания стремится конкретно телекоммуникаций и цифровых потребительских приложений.
Vasishta сказал на шесть месяцев начать проектирование производственного цикла сопоставима с FPGA и около половины время ASIC стандартные ячейки. Кроме того, затраты на разработку может быть 20 процентов от нормального ASIC стандартные ячейки.
Полная совместимость с существующей платформы компании ASIC, полный спектр программного обеспечения IP в своей библиотеке CoreWare также доступна для использования на платформе.
Возобновление интереса к средним рынка заставило некоторых поставщиков ворота массива наращивать инвестиции в более дешевые технологии ASIC. Прототипы ASIC поставщик Chip Express является изобретать себя на более широкой основе поставщиком вентильные матрицы. Поддержка изменения в тактику был инвестиций в 0,18-микронной производственной технологии, которые придут onstream к концу этого года.
Ричард Уилсон редактор Электроника Еженедельно, сестра публикации в электронных News.
