Решетка включить 10Gbit/sec. SerDes в устройствах - полупроводниковые приборы - параллельно-последовательный/последовательно-параллельный преобразователь жесткий макросов в программируемых логических матриц

Решетка Semiconductor будет в том числе 10Gbits/sec. параллельно-последовательный/последовательно-параллельный преобразователь (SerDes) жестких макросы на некоторых из своих устройств в следующем году.

Компания объявила, что процесс улучшения увеличила SerDes скорости на существующих 0RT82G5 FPGA для 3.7Gbits/sec. через 66 см от FR4 борту, сказал Берни Перрен, Европейский менеджер по маркетингу на решетке.

"Это дает быстрый программируемых отрасли XAUI (произносится как" жаргон хиппи ")-совместимые платы трансивера", сказал решетке. Державой, как утверждается, 225mW/channel.

Решетка является различие от других органов FPGA, прижав SerDes потенциал.

Его 3.7Gbits/sec. SerDes включает 3.125Gbits/sec. технологии, приобретенные от Agere Systems в начале этого года. Дальнейшее повышение будет основываться на этом и даже быстрее, SerDes события из калифорнийского Cerdelinx, которые купили решетки в летнее время.

Рекордно SerDes также появляются в устройство опубликованном на этой неделе, что имеет восемь из них работает на 2.7Gbits/sec. для SONET и SDH.

ORSO82G5, как его называют, направлена на объединительной плате связи и включает в себя SONET посвященные логике, 400000 FPGA ворота и 372 программируемых ввода / вывода, поддерживающий большинство низковольтных дифференциальных сигналов схем.

Решетка также только что представил ispGDX2, семья в системе программируемых точке пересечения переключателей. Максимальное число выводов, в диапазоне 256 программируемых ввода / вывода с 16 850Mbits/sec полного дуплекса. SerDes каналов.

Стив Буш редактор Электроника Еженедельно, сестра публикации в электронных News.