Дизайн для системы-на-Программируемый Chip

Достижения в области размеров PLD, скорость и доступность легкого в использовании встроенных процессорных ядер и других объектов интеллектуальной собственности (ИС), само по себе не достаточно, чтобы система на-программируемого чипа (SOPC) дизайн. Она занимает четко архитектура системного уровня, касающихся методологии системного уровня сложности для доставки время выхода на рынок выгоды, которые приносит PLD технологии.

Использование IP в настоящее время распространены в высокой плотности устройств. Хотя клиенты использовали автобус-интерфейс и функции DSP функции в течение нескольких лет, три основных изменения возникли в последнее время. Во-первых, применение конкретных компиляторов теперь доставить огромные функциональные возможности и гибкость ИС. Новый конечной импульсной характеристикой (КИХ) фильтр компилятор, например, позволяет конструкция фильтра с любым количеством кранов и включает в себя встроенный генератор коэффициент поддержки коэффициент шириной от 4 бит до 32 бит точности. Компилятор РПИ также поддерживает децимации и интерполяции вариантов, а также последовательный и параллельный арифметических функций. В результате фильтр оптимизирован для точной работы и области требований пользователей, 1, которые также могут быть легко изменены и переоцениваются учитывает постоянные изменения требований к системе.

Второй важный сдвиг в повышении методологии проектирования интерфейсов включает в себя в настоящее время предоставляются стандартные инструменты. Этот компилятор РПИ, например, в настоящее время также генерирует MATLAB, Simulink, VHDL и Verilog HDL моделирования моделей, что позволяет более тесные связи с мощными инструментами. Аналогичные компиляторы применения новых DSP для поддержки таких приложений, как Рида-Соломона исправления ошибок.

Третий существенный сдвиг с участием IP является появление встроенных процессоров, оптимизированных для PLD. Это только высокопроизводительных процессоров, что истинный потенциал возможностей дизайна SOPC действительно возможно. В идеальном мире, дизайнер просто генерировать C-код, чтобы воплотить спецификации системы и средства будут достаточно умны, чтобы раздел некоторых алгоритмов встроенный процессор и синтезировать логику остальных алгоритмов. К сожалению, средства еще не изысканный. Интеграция встроенных процессоров в PLDs разоблачить дизайнера множество новых сложностей. Новые методологии проектирования должны решать такие вопросы, как моделирование, интеграция и вступление процессор PLD дизайн и интеллектуально развивающихся автобус-элементов интерфейса для оптимизации производительности системы.

Это не только IP элементы методологии проектирования, что меняются. Во многих других отношениях разработке методологии тесно увязывают с существующей методологии ASIC. Дизайн методологии как правило, либо сдвиги происходят, потому что новые инструменты повысить производительность системы или потому что они обеспечивают повышение производительности для сокращения цикла проектирования. C-дизайн и поведенческих синтеза инструменты предлагают обещание сокращения дизайн циклов. Задача сегодня эти средства повышения производительности труда, является вопрос о том, более высоком уровне абстракции можно создать сопоставимые производительности (к существующей методологии HDL). Где ASIC технология часто обеспечивает высокую производительность избыточной (за счет гибкости и времени выхода на рынок), PLD клиенты обычно хотят, чтобы все производительность PLD могут предоставить. Эти средства повышения производительности труда будет только практические, если они решить эту абстракцию производительность компромисс таким образом, что обеспечивает оптимальную производительность. Если и когда они становятся жизнеспособными, то формальная верификация становится viabl е в пространстве PLD.

Одним из основных преимуществ использования PLDs является то, что они обеспечивают аппаратной платформы, на которых можно выполнять разработки программного обеспечения, моделирование, на уровне системы моделирования и coverification на самых ранних этапах процесса проектирования. Как решение в кремний в начале процесса только преимущество, если она действительно позволяет эффективно отлаживать системы на уровне процесса. Первое поколение продуктов отладки включить видимость всех внутренних узлов конструкции, во время работы устройства в полной скорости системы. Посмотрите на будущих усовершенствований, которые предоставляют такую же видимость вернуться к исходной HDL и дать быстрый поворот, чтобы просмотреть дополнительную узлов.

PLD инструменты должны продолжать развиваться и использовать преимущества исследований и разработок, достижений индустрии EDA. Хотя устройство сложности всегда будет увеличиваться, методологии проектирования должны доставить производительности труда за счет сокращения процесса проектирования без ущерба для производительности устройств. В случае успеха, эта технология позволит PLD продуктов на основе посягнуть на традиционные рынки встроенных процессоров и дальнейшего ускорения спада рынка ворота массива.

Дэвид Гринфилд, директор по маркетингу средств разработки на Альтера корпорации, базирующейся в Сан-Хосе.