Soc Дизайн Использование встроенных ядер

Намерение на базе платформы проекта является увеличение производительности труда, позволяет быстрее выводить на рынок, упрощения и разложении семьи и развития производных инструментов, а также снижение затрат на разработку, все через выполнению проектных повторного использования. Повышение производительности за счет использования предсказуемой и preverified логики блоков с стандартизированных интерфейсов. Платформы проектирования на основе также создает постоянный вклад в усилия дизайн с использованием синтезируемых и технологичных моделей в дополнение к использованию зарегистрировать код перевода уровне или на уровне системы C-модели на базе.

Практически любой продукт, со временем приложение к проблемам рынка и различных версий продукта и варианты могут извлечь пользу из повторного использования функциональных элементов конструкции системы, и поэтому хорошо подходит для платформы подхода. Идеальный бенефициаров этого подхода потребительских и бизнес-бизнес продукты, такие как интернет-устройства, принтеры, копировальная техника, автомобильная электроника и, конечно, коммуникационных продуктов, таких как сетевое оборудование, сотовые телефоны и базовые станции.

В последнее время, стандартный продукт, FPGA производители пытаются адрес системы-на-чипе (SOC) reconfigurability уровне путем создания очень больших SRAM основе перепрограммируемые FPGAs со встроенным процессором прилагается к ним. Если пользователи имеют возможность преодолеть проблемы SOC проекты с использованием этих мега-FPGA, эти устройства обеспечивают выгоды от времени выхода на рынок, в соответствии с этими компаниями. Тем не менее, архитектуры этих устройств огромные, по сравнению с ASIC и применения конкретных стандартных изделий (ASSPs), будет поставлять больше, медленнее, более энергоемкие, более дорогие и менее эффективные решения.

Существует также реальная возможность того, что продукты, разработанные с этими FPGAs будет заводить в условиях конкуренции на бой со стандартной ячейки продуктов, предлагаемых существующими ASSP или даже ASIC провайдеров.

Таким образом, другой подход к этой услуги на рынке развивается. Некоторые производители предлагают добавлением реконфигурируемых решения в виде встроенных FPGA интеллектуальной собственности (ИС) основных направленных на удовлетворение потребностей крупных существующих сегмент рынка SOC стандарт ячейки ASICs и ASSPs. Этот подход предполагает использование встроенного, перепрограммируемые ядер для приложений SOC. Решение очень похож на встроенный процессор, микроконтроллер, память, DSP и аналоговых функциональных ядер, которая уже пронизывают пейзаж стандартные ячейки SOC. По сути, пользователь вкладывается FPGA ядер в ШОС создает платформу с единой, общей маски набор собственной разработки пользователя.

Начинающие и небольшие компании могли бы предположительно начала внутренние программы по развитию своих собственных реконфигурируемых ядер. Однако, они не имеют больших команд разработчиков, и они не имеют доступа к патентных прав на эти технологии. Кроме того, огромные инвестиции, необходимые во времени и деньги для развития внутренней методологии, в дополнение к разработке собственных каталогов ИС, расходы непомерно высокими.

По этой причине, встроенный перепрограммируемые ядер будет наиболее эффективным и экономически эффективную платформу продуктов на основе, с тем чтобы reprogrammability в большинстве SoCs сегодня.

Исторически, некоторые вещи стояли на пути широкого принятия маски-платформу, состоящую из методологии встроенных перепрограммируемые ядер. Во-первых, на базе платформы конструкции просить для корректной-на-строительных методик и SOC конструкции сегодня все еще слишком сложны для определены плохо и негибкие платформы структур на основе дизайна. До сих пор, клеточной конструкции имеют встроенные практически всех основных функций системы, кроме FPGA. Еще одним фактором замедления принятия вложенных reprogrammability является то, что это практически новое. Таким образом, не было установленного нормативного методологии разработки для встраиваемых, перестраиваемый ядер.

Actel считает, что экономика дизайна в следующих поколений стандартные ячейки SOC продукции на малых геометрии процесса приведут к базе платформы проектирования с использованием единого набора маску и дизайн повторного использования с reconfigurability. С платформы развивается, чтобы маска основе методологии, SOC дизайнеров будет более легко удалось получить землю на вопросы разработки времени выхода на рынок и гибкость, и в то же время снижая сложность, риск и стоимость.

Янкин Tanurhan является директором встроенный в ПЛИС Actel корпорации, Саннивейл, Калифорния