Упрощение SOC Всемирной

Сегодня сложная система-на-чипов (на кристалле) технологические чудеса, интегрируя эскалации функциональные и использование самых разнообразных интеллектуальной собственности (ИС) ядер. Один из этих специализированных функций, которые все больше и больше этих системах на кристалле интегрированы с называется встраиваемых систем. Встроенные системы обычно состоят из готовых аппаратного или программного обеспечения объектов. Основной причиной для внедрения таких готовых функций, использовать проверенные конструкции, что позволяет быстрое время выхода на рынок и распространения этих сложных устройств в новых систем.

Быстро проектирования, производства, тестирования и отладки на кристалле комплекс является важнейшей задачей для успешного осуществления новых проектов ШОС. В последнее время встроенная система методологии продемонстрировали возможности для преодоления многих из этих испытаний задач и значительно изменить ландшафт тест IC. Это встроенная система методологии известен как встроенный тест в лучшую сторону.

Встроенный тест методологии интегрирует IP на стадии проектирования, что позволяет каждому IC испытать себя в течение всего срока IC. Эта методология буквально ставит тестер функциональности в SOC, занимая только 1 до 2 процентов от общего кремниевом кристалле области. Размещая теста интеллекта на чипе, потребность в тестовых программ, генерации тестов вектора и тест передачи данных могут быть устранены. Это уменьшает сложность передачи от проектирования до производства, а также сокращения производственных испытаний, время разгона и отладки от нескольких месяцев до всего через несколько дней.

Традиционные испытания и диагностики методы SoCs требуют значительных технических ресурсов на всех продуктов реализации этапов. Это серьезно сказывается время выхода на рынок. Это потому, что традиционные методы основаны на тест-векторов разработки и применения методов, которые не являются масштабируемые с усложнением SoCs сегодня. Пример автоматической генерации тестовый шаблон (ATPG). ATPG представляет собой плоский методологии разработки, как это осуществляется на завершающей стадии проектирования на уровне целых дизайн SOC. Хотя дизайн SOC, как правило, построены на блок-блок, ATPG методы и инструменты не могут воспользоваться преимуществами этого блока основе иерархической методологии проектирования. Другие процессы дизайн SoCs имеют иерархическую структуру, например, синтеза, моделирования, верификации и даже большинство дизайн фоновых. Как ИС расти в сложности, плоский подход становится узким местом в процессе развития. Как и в ATPG, другие традиционные испытания и диагностики методы, используемые в процессе отладки кремния, производство испытаний или вине диагностики е лат деятельности, которые не могут масштабировать с этой технологией.

Сегодня многие дизайнеры SOC начали использовать преимущества встроенного испытаний путем включения встроенного ядра испытания ИС в их конструкции SOC для тестирования и диагностики. Предварительно испытания и диагностики объектов, которые, как правило, встроенные и выполнять их работы в блочно-на-блочно-модульной конструкцией, создать масштабируемое решение, которое радикально повышает эффективность путем минимизации инженерии в различных дизайн и этапах производства, в конечном итоге способствует быстрому времени до рынка сроки новых системах на кристалле.

Система конструкции часто требуют различных типов СК функций, таких как случайная логика, память, процессоры и аналоговые блоки все на одном SOC. Поскольку требования об увеличении функциональности продолжать, более совершенных типов цепи ближайшее время будут добавлены в этот список, таких как встроенные FPGAs, РФ / СВЧ-и флэш-памяти блоков, и даже может выйти за пределы области электроники содержат микро-электромеханические и оптических блоков. Эффективное управление тестирования и диагностики для этих различных типов блоков достигается путем сочетания готовых встроенное средство тестирования и диагностики объектов с соответствующего блока.

SOC всей встраиваемых систем для тестирования и диагностики состоит из множества готовых встроенный тест-объектов, которые, как правило, объединены через выделенные каналы, передачи и распространяются по всему SOC. Эта сеть встроенный тест-объектов легко доступны через широкую чип-5-контактный IEEE стандарт 1149,1 ТКП. Вся сеть предназначена для удовлетворения тестирование и диагностика характеристики данного SOC в соответствующие сети и в отдельных встроенных объектов испытания.

В дополнение к смешивания логики, памяти и аналоговых схем на чипе, SOC сегодняшних проектов все чаще используют IP ядер. Это означает, что повторное использование готовых функциональных блоков от сторонних поставщиков основного или внутренней организации. Быть готовым, основной, может не только происходят в другой организации или компании, но может быть также разработаны в разное время из текущей SOC.

Основные проекты, как правило, должны быть более дружественным испытаний для упрощения задачи SOC интеграции и позволит совместимости. IEEE P1500 представляет собой попытку решить тест-дружелюбие и взаимодействия ядер ближайшие из различных источников. Хотя стандартный P1500 IEEE не стандартизировать внутренние испытания сердечника метод или SOC-тест по конфигурации, он сосредоточен на стандартизации основных языковой тест (CTL), способных выразить все испытания информации, связанной с передаваться от поставщика основных пользователей основных . IEEE P1500 также работает в направлении стандартизации настраиваемые и масштабируемые обертка основной тест, который позволяет легко интегрировать испытания.

Использование встроенных испытаний и диагностики основных может быть реализован одним из двух сценариев: либо основной бы посвященная встроенный тест-объекта для выполнения своих автономных испытаний, либо механизма доступа для тестирования этого ядра может быть подключен к общей встроенный тест-объекта распределяются между более чем 1 ядро на SOC или любого другого промежуточного уровня. Либо один из этих подходов создает встроенный тестовую базу данных, которая является тест-идентичности файл SOC и используется во время вверх фазы реализации нового продукта.

Встроенные методика испытаний, имеет возможность обеспечить масштабируемость и дальнейшего повышения эффективности в области инженерных усилий отладки кремния до области диагностики, что упрощает весь процесс SOC. Кроме того, использование этой методологии встроенных для тестирования и диагностики, среди многих других выгод, улучшает качество продукции, помогает оптимизировать доходность и снижает производственные затраты испытания.

Ерванда Zorianis главного советника по технологии логики Vision Инк, базирующаяся в Сан-Хосе.