Требуются: Новый стандарт для блоков Абстракции

Magma Design Automation вкл.

Мир бесконечной жажды в электронных продуктах с более колокола и свистки. Чтобы кормить потребительского спроса, более сложных чипов требуется каждый год, и, по сути, чипсы с 5 млн до 15 млн ворота, или 1 млн до 5 млн размещаемый объектов, которые уже стали обычным явлением. Эти крупные системы-на-чипов (на кристалле) создать много новых проблем, не последней из которых является определение эффективных иерархический подход.

Многие проектные группы привыкли к проектированию с простой иерархический подход, поскольку традиционное программное обеспечение EDA имеет строгие потенциала ворота кол-во ограничений. Даже небольшие проекты, которые лучше подходят для плоских подход, дизайн должен быть разбит на несколько блоков при использовании традиционных методов синтеза, а затем обратно сшитые вместе на макете. Некоторые проектных команд на самом деле предпочитают иерархический подход, поскольку он позволяет им лучше справляться нарезки структур или других повторяемых блоков. Иерархический подход также предпочтительным при делении дизайн среди большой группы дизайнеров.

При малых проектов, сломав его на блоки и шить ее обратно вместе может быть довольно простым. Но, как размер и сложность разработки растет, она должна быть разбита на множество блоков, что делает сборку практически невозможно. Сложная иерархия введенных традиционных потоков низкой точки ворота подсчета мощности инструмент не является эффективным для проектирования SOC.

Чтобы понять, почему это так, то вы должны понимать иерархическую потока. Она разделена на четыре основных остановок: чип планирования, осуществления блок, блок абстракции и чип-сборки. Chip планирования является той стадии, когда блок интерфейсы предназначены от физических и логических перспективы; чип планирования включает в себя создание блока, пол планирования, контактный уступки, на высшем уровне планирования маршрута и время составления бюджета. Следующим этапом является реализация блока, каждый блок обрабатывается с регистровых передач (RTL) в GDSII, желательно с использованием единой системы. Третий этап блок абстракции.

Абстрактные является процесс сокращения блока на точное представление, которое использует гораздо меньше памяти, чем весь списка соединений и их расположение. Такая абстракция (или модель) содержит необходимую информацию, такую как место штифт и фактические сроки. Последнее и заключительный шаг является чип собраний, где в верхней части чипа завершено в том числе синтез и размещение клей логики наряду с верхнего уровня маршрутизации.

Chip монтаж конструкций SOC не может быть достигнуто без абстракций отдельных блоков. Если все блоки чипа находятся в их полном виде в памяти, чип-монтаж будет неоправданно большое количество информации об отдельных блоков. Памяти, необходимой для выполнения чип при сборке не абстракция, в лучшем случае чрезмерной, а во многих случаях чрезмерно высокой. Абстрактные некоторых блоков абсолютно необходимы для завершения верхнего уровня, чип.

В настоящее время многие проекты опираться на две абстракции стандартов для чипа собраний. В логической области, стандарт Библиотека абстрактно. В физической области, подмножество GDSII блока используется или ЛЕФ абстрактно. Широкое использование этих абстракций для жестких интеллектуальной собственности (ИС), например, воспоминания, где продавец ASIC будет поставляться GDSII или "ЛЕФ", и. Библиотека абстрактных для оперативной памяти.

При очень больших микросхемах сегодняшнем абстракции модели требуются для всех видов проектных структур. В чип сборки 30 млн. чипов ворота, отдельные блоки, созданные проектной группы необходимо абстракции - не только сторонних воспоминания. Воспоминания по своей природе имеют несколько регулярных стили оформления, но абстракции нужно будет работать с любым типом цифровой логики проектная группа может создать. Эти случайные блоки имеют много комбинационной логики на границах, нерегулярные исключением времени, и использовать обе защелки и шлепанцы.

Чтобы быть успешным на чипе собраний, абстракция должна быть точной. Если завалов около контактный не моделируется точно верхнего уровня маршрутизации может создать проверки проектных норм ошибке на фактическое чип или не сможет получить доступ к PIN-код. Если распределение мощности блока сети не представлены должным образом, на высшем уровне власти маршрутизации не могут обеспечить адекватную власть. Сроки Информация должна быть точной. Времени на чип уровне абстракции должны быть идентичны времени, как если бы весь списка соединений остается в системе. Такая абстракция необходимо провести точную информацию для расчета задержки и нехватки времени.

Современные методы абстракции недостаточно точны для чипа монтаж конструкций SOC. Методов в промышленности не точно моделировать задержки, часы, нехватки времени и антенны проверок. Кроме того, существующие методы нет никакой возможности точного моделирования целостности сигнала. EDA промышленности нуждается в новом и точный метод абстракции, с тем чтобы проектирования больших фишек.

От сроков точки зрения. Библиотека работ подход для отдельных моделей мобильного или воспоминания, но недостаточным, поскольку сроки абстракции большого блока. Информация. Библиотека файлов может быть несколько дуг сроков отдельных I / O булавкой. Помимо этих сроков дуги, более сложные ограничения информация не теряется. Почти каждый дизайн сегодня использует комплексный ограничения сроков, такие как многорежимный пути. Это подробная информация теряется. Библиотека модели или сводится к простой анализ worstcase.

С подробной перспективы расчета задержки. Библиотека модель не может быть точным на блок абстракции. С. Библиотека модели, убил распространения через несколько уровней, не может произойти. Кросс-соединение сетей не существует, что делает воздействия перекрестных помех и задержек шума теряется. Точная синхронизации информации, такой как interclock косых и закрытого часов установки и провести требования, которые недоступны в. Библиотека модели.

С физической перспективы абстракции, нынешние стандарты не поддерживают точной антенны моделирования и требуют, чтобы пользователь ограничить свою методологию проектирования, таких как размещение диода на каждом иерархическом булавкой.

Продвигаясь вперед, логические, физические и сигнал целостности информации должны быть объединены в один точный абстракции. Наиболее ярким примером сделок с шумом знак-офф. В чип собраний, пользователь хочет, чтобы быть удобными, что верхний уровень шума чип чистоте. Как это происходит? Какая информация требуется в абстракции?

По пути прекращения рамках отведенной блок, абстракция должна содержать тех реальных маршрутов, соседние провода, которые могут быть потенциальными агрессорами, а фактически переключении активности на этих соседних проводов. Очевидно, что сочетание. Библиотека и GDSII и / или "ЛЕФ" не будет работать для шума чип-монтажные знак-офф.

Для времени, физических и точности сигнала, EDA производители должны будут разработать новый стандарт для моделирования абстракций блока. Такая абстракция должна быть основана на единой логической и физической модели данных, которые могут поставлять всю эту информацию одновременно. Эта модель данных также должны быть поддержаны EDA программного обеспечения, которые могут обрабатывать миллионы ворота в одно время. С точной абстракций и большей емкости системы, дизайнеры смогут использовать минимальное количество блоков и будет иметь очень надежный подход к проектированию SOC.

Карен Вахтра это продукт менеджер по маркетингу и соучредителем Magma Design Automation Инк в Купертино, штат Калифорния компания не принес возможные физические модели абстракции - пока.

SEMI Говорит Equip рынка для восстановления в 2003 году

Литейные набирают вес

"Нэшнл" Q2 выручка выросла на 8 процентов Последовательно

Dongbu электроники в Корее Обеспечивает $ 410M займа

Валенсия начинает Single-Chip сетевой интерфейс

Примечание редактора

Играть название игры

Любой немного нервничаю? Для многих компаний, уязвимости равно страх враждебного приобретения

Шотландия стремится быть техническая база

Количество Cool

Fairchild Semiconductor Международный глав Востоке

Здравствуйте, Pardner