Дизайн для системы-на-программируемые-Chip
На уровне системы дизайн для сложных технологий, PLD
Достижения в области PLD размер, скорость и доступность легкого в использовании встроенных процессорных ядер и других объектов интеллектуальной собственности (ИС), само по себе не достаточно, чтобы система на-программируемого чипа (SOPC) дизайн.
Она занимает четко разработанной системы на уровне методологии, занимающаяся системной уровня сложности для доставки время выхода на рынок выгоды, PLD технология позволяет.
В прошлом, полностью интегрированный дизайн организаций, включенных дизайн запись, синтез, моделирование, места и маршрута (P
Использование IP в настоящее время распространены в высокой плотности устройств. Хотя клиенты использовали автобус-интерфейс функций (таких как PCI 66MHz) и DSP функций (например, конечные impusle ответ (РПИ), фильтры) в течение нескольких лет, три основных изменения возникли в последнее время. Во-первых, применение конкретных компиляторов теперь доставить огромные функциональные возможности и гибкость ИС. Новый компилятор КИХ-фильтра, например, позволяет конструкция фильтра с любым количеством кранов и включает в себя встроенный генератор коэффициент поддержки коэффициент шириной от 4 бит до 32 бит точности. Компилятор РПИ также поддерживает децимации и интерполяции вариантов и последовательных и параллельных вариантов арифметики. В результате фильтр оптимизирован для точной работы и области требований пользователей, которые также могут быть легко изменены и переоценке учитывает постоянные изменения требований к системе.
Второй важный сдвиг в повышении методологии проектирования интерфейсов включает в себя в настоящее время предоставляются стандартные инструменты. Этот компилятор РПИ, например, в настоящее время также генерирует MATLAB, Simulink, VHDL, Verilog моделей и HDL моделирования, что позволяет более тесные связи с мощными инструментами. Аналогичные компиляторы применения новых DSP для поддержки таких приложений, как Рида-Соломона исправления ошибок.
Третий существенный сдвиг с участием IP является появление встроенных процессоров, оптимизированных для PLD. Это только высокопроизводительных процессоров, что истинный потенциал возможностей дизайна SOPC действительно возможно. В идеальном мире, дизайнер просто генерировать C код воплотить спецификации системы и средства будут достаточно умны, чтобы раздел некоторых алгоритмов встроенный процессор и синтезировать логику остальных алгоритмов. К сожалению, средства еще не изысканный. Интеграция встроенных процессоров в PLDs предоставляет разработчикам множество новых сложностей. Новые методологии проектирования должны решать такие вопросы, как моделирование, интеграция и вступление процессор PLD дизайн, и интеллектуально развивающихся автобус-элементов интерфейса для оптимизации производительности системы.
Для оптимального решения на системном уровне проблемы, инструменты, должны предоставить точные и полные модели, как процессорное ядро взаимодействует с памятью, периферийные устройства ввода / вывода и блоков. Проектирование с хардкор-процессор часто требует автобус-функциональная модель процессора описания конкретных системной шины операций, сроков и интерфейс для других блоков в дизайне. Soft-ядерные процессоры требуют права поведенческих моделей чтобы убедиться, что процессор характеристики подсистемы сроки будут выполнены в ходе фактического осуществления PLD. Доступ к VHDL или Verilog моделирования весь дизайн SOPC, поведенческие моделирования, а также поддержка VHDL и Verilog скамейки испытаний, а также необходимости.
Ключевую роль в обеспечении успешного использования встроенных процессоров PLDs развивается интуитивное методологии для выбора конкретного процессора, выделение всех применимых периферических функций и внешних контроллеров памяти, а также определение карту памяти.
После того, периферийные устройства и карты памяти выбираются такие вопросы, как генерации C-кода для процессора, RTOS выбор и драйвера периферии стала критической. Когда PLD получает запрограммирован, он должен быть запрограммирован с помощью файла устройства, который объединяет встроенный код инициализации процессор с традиционными файл инициализации PLD. Успех требует методологии, которая объединяет эти элементы в единое процесса.
Это не только IP элементы методологии проектирования, что меняются. Во многих других отношениях разработке методологии тесно увязывают с существующей методологии ASIC. Клиенты просят инструменты, которые ранее были доступны только соответствующим для проектирования ASIC. Только в прошлом году, функциональных и времени моделирования является достаточным для большинства клиентов, PLD. Клиенты теперь смотрят использовать поведенческие инструменты моделирования для оптимизации процесса проектирования и для удовлетворения этой потребности. Эти средства также обеспечить испытаний на стенде возможность ускорить процесс моделирования. Дизайнеры ищут, чтобы сбалансировать необходимость увеличения скорости моделирования без ущерба для точности и эффективно сжимать объем логики вверх и вниз в зависимости от количества "резолюции" требуется. Моделирование таких инструментов, как ModelSim позволить дизайнер грамотно управлять этим балансом.
Державой оценки средств на основе моделирования векторных файлов теперь также доступны. Эти инструменты используют моделирование векторных файлов представитель фактического функционирования устройства гораздо более точную модель власти PLD, чем предыдущее поколение инструментов, которые оценкам энергопотребление на основе дизайна размер, тактовая частота, а узел-переключение номера. Клиенты также ищет в дополнение к времени моделирования на основе типичных задержки со сроками моделирования на основе минимального времени, чтобы проверить, что конструкция будет работать на любых рабочих диапазонов.
Дизайн-методология как правило, либо сдвиги происходят, потому что новые инструменты повысить производительность системы или потому что они обеспечивают повышение производительности для сокращения цикла проектирования. C-дизайн и поведенческих инструментов синтеза предлагаем обещание сокращения дизайн циклов. Задача сегодня эти средства повышения производительности труда, является вопрос о том, более высоком уровне абстракции можно создать сопоставимые производительности (к существующей методологии HDL). Где ASIC технология часто обеспечивает высокую производительность избыточной (за счет гибкости и времени выхода на рынок), PLD клиенты обычно хотят, чтобы все производительность PLD могут предоставить. Эти инструменты повышающих производительность будет только практические, если они решить эту абстракцию производительность компромисс таким образом, что обеспечивает оптимальную производительность. Если и когда они становятся жизнеспособными, то формальная верификация становится жизнеспособным в пространстве PLD.
Есть очень четкое усилия хотя это PLD инструменты могут обращаться для увеличения производительности сегодня. Новые разработки в области интеллектуальных размещения логики и во времени по инициативе маршрутизации технологии обеспечивают немедленное дивидендов производительность, повышая производительность от 40 до 50 процентов в течение последних 3 месяцев. А тесная интеграция с традиционными инструментами синтеза в том числе более точную оценку сроков и замкнутой синтеза будет поставлять дальнейших усовершенствований.
Одним из основных преимуществ использования PLDs является то, что они обеспечивают аппаратной платформы, на которых можно выполнять разработки программного обеспечения, моделирование, на уровне системы моделирования и coverification на самых ранних этапах процесса проектирования. Как решение в кремний в начале процесса только преимущество, если она действительно позволяет эффективно отлаживать системы на уровне процесса. Первое поколение отладки таких продуктов, как SignalTap технологии, которые использовали встроенный логический анализатор, включена видимость всех внутренних узлов конструкции, во время работы устройства в полной скорости системы. Посмотрите на будущих усовершенствований, которые предоставляют такую же видимость вернуться к исходной HDL и дать быстрый поворот, чтобы просмотреть дополнительную узлов.
PLD инструменты должны продолжать развиваться и использовать преимущества исследований и разработок, достижений индустрии EDA. Хотя устройство сложности всегда будет увеличиваться, методологии проектирования должны доставить производительности труда за счет сокращения процесса проектирования без ущерба для производительности устройств. В случае успеха, эта технология позволит PLD продуктов на основе посягнуть на традиционные рынки встроенных процессоров и дальнейшего ускорения спада рынка ворота массива.
Дэвид Гринфилд, директор по маркетингу средств разработки на Альтера корпорации, базирующейся в Сан-Хосе.
Avnet Прикладные компьютерные запускает FastBuild - с полки - Краткие статьи
Сатурн выбирает для Agile PLM - с полки - продукт управления жизненным циклом
Smart Модульные технологии дебютов преобразователи - Упаковка - Краткие статьи
Разъем вниз время - Антенна - Флек исследований прогнозы - Краткие статьи - промышленность Обзор
Суд дате - Антенна - корпорации Intel; Intergraph Corp - Краткие статьи
Полный вперед - назад страница - интервью с Кирком пруд Fairchild Semiconductor - Интервью
Электронные новости Online - Назад Page - беспроводные локальные сети - Краткие статьи
Стоп, иди, урожайность - Производство
Будет ли колокол звонит? Продолжение спада тепла надевал дистрибьюторов по увеличению численности
Спрос растет: цены неуверенно после - Новости
